「isolation region」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

Further, the solid-state imaging device has an electrode 53 which is formed on the first semiconductor region 23 existing between the floating diffusion region FD and the element isolation region 28, and to which a necessary bias voltage is applied.例文帳に追加

さらに、フローティングディフージョン領域ＦＤと素子分離領域２８の間に存在する第1の半導体領域２３上に形成され、所要のバイアス電圧が印加される電極５３とを有する。 - 特許庁

When the PIN-PD is made to function by reverse biasing a cathode region 66 formed in each region and the P-sub layer 80, the isolation region 64 is brought to ground potential together with the P-sub layer 80 and becomes the anode.例文帳に追加

各区画毎に形成したカソード領域６６と、Ｐ-sub層８０とを逆バイアスしてＰＩＮ−ＰＤを機能させる際、分離領域６４はＰ-sub層８０と共に接地電位とされアノードとなる。 - 特許庁

A second cavity region 13b extends from the bottom part of the element isolation insulating film to the same depth as the first cavity region in the cross-section of the semiconductor substrate and surrounds the element region on the plane.例文帳に追加

第２空洞領域１３ｂは、半導体基板の断面において素子分離絶縁膜の底部から第１空洞領域と同じ深さまで延在し、且つ平面において素子領域を囲む。 - 特許庁

An n-type impurity region 28 is formed on a portion located at least at lower part of the gate insulator film 13a, of a portion that comes into contact with the element isolation region 32 in the active region 1a.例文帳に追加

活性領域１ａにおける素子分離領域３２に接する部分のうち少なくともゲート絶縁膜１３ａの下側に位置する部分に、ｎ型不純物領域２８が形成されている。 - 特許庁

To hold down a dynamic spring constant even in a high-frequency region and to secure favorable vibration isolation performance in a wide frequency range by exhibiting excellent vibration isolation action.例文帳に追加

高周波数域においても動ばね定数を低く抑えるとともに、優れた制振作用を発揮させて広い周波数範囲に亘って良好な防振性能を確保できるようにする。 - 特許庁

Then, the semiconductor board 1 is subjected to heat treatment at a second heat treatment temperature which is lower than the first heat treatment temperature, and thereby an isolation oxide film 9 is formed in an isolation region.例文帳に追加

次に、半導体基板１を前記第１の熱処理温度より低い第２の熱処理温度で熱処理することにより前記素子分離領域に素子分離酸化膜９を形成する。 - 特許庁

The height of the element isolation insulation film 4 at the location of a drain contact diffusion region 15' is set higher than that of the element isolation insulation film 4 at the locations of the memory transistors MC.例文帳に追加

ドレインコンタクト拡散領域１５’の位置における素子分離絶縁膜４の高さは、メモリトランジスタＭＣの位置における素子分離絶縁膜４の高さよりも高くされている。 - 特許庁

To make feasible connecting a source region more reliably in a non- volatile semiconductor memory adopting an STI(shallow trench isolation) structure in the interelement isolation.例文帳に追加

本発明は、素子間分離にＳＴＩ構造を採用する不揮発性半導体記憶装置において、ソース領域をより確実に接続できるようにすることを最も主要な特徴とする。 - 特許庁

To form a P-type isolation layer closer to a P-type base region, so as to reduce a device in size by restraining the P-type isolation layer, that isolates devices from one another from expanding in the widthwise direction.例文帳に追加

素子間を分離するＰ型アイソレーション層の幅方向の拡張を制限することにより、Ｐ型アイソレーション層をＰ型ベース領域により近付けて形成し、素子の小型化を図る。 - 特許庁

To form trench isolation having a flat surface by embedding an insulating film for isolation by using an HDP-CVD method without being affected by the area and the degree of crowding of an active region.例文帳に追加

活性領域の面積及び密集度合いに影響されずに、ＨＤＰ−ＣＶＤ法による分離用絶縁膜を埋め込んで平坦な表面を有するトレンチ分離を形成する。 - 特許庁

Accordingly, the DMOS transistor and other device elements can be mixedly mounted in one region surrounded by an insulated isolation layer 15.例文帳に追加

そのため、絶縁分離層１５で囲まれた一つの領域内に、ＤＭＯＳトランジスタと他のデバイス素子を混載できる。 - 特許庁

In a second process, the first substrate 103 and functional region 106 are isolated at the first isolation layer 105.例文帳に追加

第２の工程では、第１の分離層１０５の所で第１の基板１０３と機能性領域１０６を分離する。 - 特許庁

Field shield isolation region including a field shield gate 44 is formed for separating elements on a SOI substrate 10.例文帳に追加

ＳＯＩ基板１０上に、フィールドシールドゲート４４を含むフィールドシールド分離領域が素子分離のために形成される。 - 特許庁

The isolation region 1 is formed by connecting P type buried diffusion layers 8, 9 with a P type diffusion layer 10.例文帳に追加

分離領域１は、Ｐ型の埋込拡散層８、９及びＰ型の拡散層１０が連結し、形成されている。 - 特許庁

Since the well region 31 is formed deeper as compared with isolation in conventional examples, interference is prevented surely.例文帳に追加

更に、従来例の素子分離に比べてウェル領域３１は、深く形成されているため、確実に干渉を防止される。 - 特許庁

An element isolation region 102 and an impurity layer 103 are formed on a substrate 100 to be adjacent to each other.例文帳に追加

基板１００上に素子分離領域１０２及び不純物層１０３が互いに隣接するように形成されている。 - 特許庁

Outside a region where a memory cell transistor is to be formed, the element isolation insulating film 2a is formed in a wide range.例文帳に追加

メモリセルトランジスタを形成する領域の外側では、広い範囲にわたり素子分離絶縁膜２ａが形成されている。 - 特許庁

The semiconductor device includes a device isolation layer arranged on a predetermined region of a semiconductor substrate to define active regions.例文帳に追加

半導体素子は、半導体基板の所定領域に形成されて活性領域を区画する素子分離膜を有する。 - 特許庁

To provide a manufacturing method of a semiconductor device with excellent characteristics which has a high-reliability element isolation region.例文帳に追加

良好な特性で且つ信頼性の高い素子分離領域を有する半導体装置の製造方法を提供する。 - 特許庁

The element isolation region 19 is inclined toward the center direction of an image area in which the plurality of photodiodes PD are arranged.例文帳に追加

素子分離領域１９は、複数のフォトダイオードＰＤが配列されたイメージエリアの中心方向に傾いている。 - 特許庁

To provide a method for manufacturing a semiconductor device having an element isolation region coincident with a surface of a semiconductor substrate.例文帳に追加

半導体基板の表面に一致する素子分離領域を有する半導体装置の製造方法を提供する。 - 特許庁

A control gate electrode is continuously formed on the first and second floating gate electrodes and the insulation isolation region.例文帳に追加

コントロールゲート電極が、第１、第２のフローティングゲート電極、及び絶縁分離領域の上に連続的に形成されている。 - 特許庁

An STI 12 which is an element insulation region by trench isolation is formed on a silicon semiconductor substrate 11.例文帳に追加

シリコン半導体基板１１にトレンチ素子分離による素子分離領域であるＳＴＩ部１２が形成されている。 - 特許庁

The internal wall oxide film 3 is formed by oxidizing the internal wall of the trench 2 formed in the element isolation region of a silicon substrate 1.例文帳に追加

シリコン基板１の素子分離領域に形成したトレンチ２の内壁を酸化して内壁酸化膜３を形成する。 - 特許庁

An N+-type diffusion region 9 is formed around a P-type isolation layer 8 which is formed on an N-type epitaxial layer 4.例文帳に追加

Ｎ型エピタキシャル層４に形成されたＰ型アイソレーション層８の周囲にＮ＋型拡散領域９を形成する。 - 特許庁

The embedded layer is located at the position deeper than the first layer with the upper surface thereof located deeper than the bottom surface of an element isolation region.例文帳に追加

埋込層は、第１の層よりも深く、かつ上面が素子分離領域の底面よりも深い位置に配置される。 - 特許庁

The shortest distance between the gate electrode 103 and the element isolation region 109 is not more than an alignment accuracy or (F/3).例文帳に追加

ゲート電極１０３と素子分離領域１０９との間の最短距離は、アライメント精度である（Ｆ／３）以下である。 - 特許庁

Then, a crystal defect 2 is formed inside of the silicon substrate 1 where the trench device-isolation region is not formed.例文帳に追加

更に、トレンチ素子分離領域の形成されていないシリコン基板１内部に結晶欠陥層２が形成される。 - 特許庁

The semiconductor device comprises an element isolation insulating film, arranged in the surface of the semiconductor substrate to isolate an element region.例文帳に追加

半導体装置は、半導体基板の表面内に配設された、素子領域を分離する素子分離絶縁膜を含む。 - 特許庁

To form an element forming region in a shallow trench isolation process per designed dimension.例文帳に追加

半導体装置の製造方法、特にシャロートレンチアイソレーションプロセスにおける素子形成領域を設計寸法通りに形成する。 - 特許庁

In the semiconductor device composed of a semiconductor wafer 1, an element isolation region 3 formed on the surface of this semiconductor wafer, a complementary MIS transistor formed on the semiconductor wafer and a Schottky barrier diode formed inside a region, which is surrounded with the element isolation region, on the semiconductor wafer, Schottky junction 8a comprising the Schottky barrier diode is formed away from the element isolation region for a fixed distance.例文帳に追加

半導体基板１と、該半導体基板表面に形成された素子分離領域３と、前記半導体基板上に形成された相補型ＭＩＳトランジスタと、前記素子分離領域に囲まれた半導体基板上の領域内に形成されたショットキーバリアダイオードとからなり、該ショットキーバリアダイオードを構成するショットキー接合８ａが前記素子分離領域から一定距離離れて形成されてなる半導体装置。 - 特許庁

The LCD driver chip includes a first conductivity well formed in a substrate, a second conductivity drift region formed in the first conductivity well, a first element isolation film formed in the second conductivity drift region, a gate formed at a first side of the first element isolation film, and a second conductivity first ion implantation region formed in the second conductivity drift region between the first element isolation film and the gate.例文帳に追加

基板に形成された第１導電型ウェルと、前記第１導電型ウェルに形成された第２導電型ドリフト領域と、前記第２導電型ドリフト領域内に形成された第１素子分離膜と、前記第１素子分離膜の一側に形成されたゲートと、前記第１素子分離膜と前記ゲートの間の第２導電型ドリフト領域内に形成された第２導電型第１イオン注入領域を含む。 - 特許庁

The semiconductor device according to the present invention, which comprises a semiconductor substrate 1 having an active region and an isolation region, a gate electrode 9 formed on the active region via an oxide film 8, and a pair of impurity ranges formed on either side of the gate electrode 9, is characterized in that the surface of the active region has a round shape over the whole and slants downward as an isolation region approaches.例文帳に追加

本発明に係る半導体装置は、活性領域と分離領域とを有する半導体基板１と、活性領域上に酸化膜８を介して形成されたゲート電極９と、ゲート電極９の両側に形成された１組の不純物領域とを備え、活性領域表面が、全体にわたってラウンド形状を有し、分離領域に近づくにつれて下方に傾斜する。 - 特許庁

The gate electrode 15 comprises a first portion, which is arranged on the active region 11a via the gate insulating film 13, consisting of a silicide region on the limited entire region in the thickness direction; and a second portion which is prepared on the element isolation region 12, consisting of silicon region and the silicide region, formed so that it covers the silicon region.例文帳に追加

ゲート電極１５は、活性領域１１ａ上にゲート絶縁膜１３を介して設けられ、厚さ方向における全領域がシリサイド領域からなる第１の部分と、素子分離領域１２の上に設けられ、シリコン領域及び該シリコン領域を覆うように形成されたシリサイド領域からなる第２の部分とを有している。 - 特許庁

Then the optical semiconductor device has a third semiconductor region provided on a region of a semiconductor layer isolated from the first semiconductor region and second semiconductor region by an element isolation region, and having the first conductivity type, and a fourth semiconductor region provided between a semiconductor substrate and the third semiconductor region and having the first conductivity type.例文帳に追加

そして、素子分離領域により前記第１半導体領域および前記第２半導体領域と分離された半導体層の領域に設けられ、第１導電型を有する第３半導体領域と、前記半導体基板と前記第３半導体領域の間に設けられ、第１導電型を有する第４半導体領域とを備える。 - 特許庁

An isolation insulating film 26 is formed so that an active region of a first access transistor TrA1 and a substrate contact region Rsub can be integrated with each other in a plan view.例文帳に追加

第１のアクセストランジスタＴｒＡ１の活性領域と基板コンタクト領域Ｒｓｕｂが平面視して一体になるように分離絶縁膜２６を形成する。 - 特許庁

In an isolation region making contact with a P-type impurity layer P13 functioning as the drain region of a PMOS transistor QP1 in a Y-direction, an FTI structure is adopted.例文帳に追加

ＰＭＯＳトランジスタＱＰ１のドレイン領域として機能するＰ型不純物層Ｐ１３にＹ方向で接する分離領域には、ＦＴＩ構造が採用される。 - 特許庁

This semiconductor device 10 is provided with a MISFET 12 that is provided on an element forming region isolated by a shallow-trenched element isolation region 16.例文帳に追加

本半導体装置１０は、浅溝素子分離領域１６により素子分離された素子形成領域に設けられたＭＩＳＦＥＴ１２を備える半導体装置である。 - 特許庁

The solid state imaging apparatus 1 comprises a photodiode 70, a power supply line Vcc, an overflow drain region 23 (33), an element isolation film 81, and a channel stop region 9.例文帳に追加

固体撮像装置１は、フォトダイオード７０と、電源線Ｖｃｃと、オーバーフロードレイン領域２３（３３）と、素子分離領膜８１と、チャネルストップ領域９とを備える。 - 特許庁

Thus, electrons are stored near the element isolation insulating film 14 in the second drift region 10, causing resistance in the second drift region 10 to be lowered.例文帳に追加

これにより、第２ドリフト領域１０における素子分離用絶縁膜１４の近傍に電子が蓄積された状態となり、第２ドリフト領域１０の抵抗が下がる。 - 特許庁

The method also comprises the steps of thereafter removing the resist film 66, oxidizing the silicon layer 16, and forming a cross-shaped active region 82 partitioned by an isolation region 80.例文帳に追加

その後、レジスト膜６６を除去してシリコン単結晶層１６を酸化し、分離領域８０によって区画された十字状アクティブ領域８２を形成する。 - 特許庁

To contribute to improvement in device characteristics by making it possible to set a resist size difference between an element formation region and an element isolation region during ion injection to be a desired value or below.例文帳に追加

イオン注入時における素子形成領域と素子分離領域とのレジスト寸法差を所望の値以下とすることができ、デバイス特性の改善に寄与する。 - 特許庁

A surface layer on a side wall and a bottom surface of the recess 6 is provided with a p-type region 8, and the p^+-type isolation layer 11 and p-type collector region 7 are electrically connected.例文帳に追加

凹部６の側壁および底面の表面層には、ｐ型領域８が設けられており、ｐ^+型分離層１１とｐ型コレクタ領域７とを電気的に接続する。 - 特許庁

On the front surface of the substrate 10, a first element isolation region 12 of an STI structure is formed, which separates diffusion layers 14 that function as a source drain region.例文帳に追加

基板１０の表面には、ソース・ドレイン領域として機能する拡散層１４どうしを分離するSTI構造の第一の素子分離領域１２が形成されている。 - 特許庁

A tunnel oxide layer 102 and a first conductive layer 103 are formed in an active region on a semiconductor substrate 101, an element isolation structure 104 is formed in a field region.例文帳に追加

半導体基板１０１上のアクティブ領域にトンネル酸化層１０２と第１導電層１０３を形成し、フィールド領域には素子分離構造１０４を形成する。 - 特許庁