「isolation region」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

An oxynitride film is formed in the prescribed region of an isolation oxide film by implanting nitrogen ions.例文帳に追加

本発明は、窒素イオンを注入して隔離酸化膜内の所定領域にオキシナイトライド膜を形成する。 - 特許庁

This semiconductor device 1 comprises the SOI substrate 10, a wiring layer 20, and an element isolation region 30.例文帳に追加

半導体装置１は、ＳＯＩ基板１０、配線層２０、および素子分離領域３０を備えている。 - 特許庁

F(fluorine) is added to an oxide film 22 (silicon oxide film) for forming a isolation region as an impurity.例文帳に追加

素子分離領域を形成する酸化膜（シリコン酸化膜）２２に不純物としてＦ（フッ素）を添加する。 - 特許庁

The n^+-semiconductor region NVk is extended up to a position deeper than the groove-type isolation part 3.例文帳に追加

このｎ^+型の半導体領域ＮＶｋは、溝型の分離部３よりも深い位置まで延在されている。 - 特許庁

The isolation insulating body 2 is formed on the main surface of the semiconductor substrate 1 and isolates a conductive region.例文帳に追加

分離絶縁体２は半導体基板１の主表面に形成され、導電領域を分離する。 - 特許庁

A conductive layer 304 is provided on the isolation region 303b and a sidewall 308 is provided on the side face of the conductive layer 304.例文帳に追加

素子分離領域303b上に導電層304を設け、導電層304の側面にサイドウォール308を設ける。 - 特許庁

The P-type isolation region 2 has the bottom face, reaching the upper face of the P-type impurity diffusion layer 3.例文帳に追加

Ｐ型分離領域２は、Ｐ型不純物拡散層３の上面に達する底面を有している。 - 特許庁

To provide a method for manufacturing a semiconductor memory element, which has a shallow trench isolation (STI) region and a deep trench isolation (DTI) region, which can simplify a step of forming these trench isolation regions, and which can realize a low manufacturing cost and an excellent electrical characteristic of the STI insulating film region.例文帳に追加

浅いトレンチ分離(ＳＴＩ)領域及び深いトレンチ分離(ＤＴＩ)領域を有し、これらのトレンチ分離領域を形成する工程を簡素化した、製造コストが安く、ＳＴＩ絶縁膜領域の電気的特性に優れた素子を得ることができる半導体メモリ素子の製造方法を提供すること。 - 特許庁

An element region surrounded by an element isolation region 12 has a rectangular form with width W1 in the extension direction of an electrode of transfer gate 15.例文帳に追加

素子分離領域１２に取り囲まれた素子領域は、転送ゲートのゲート電極１５が延びる方向の幅がＷ１の方形を有する。 - 特許庁

An element separation region 20 consisting of element isolation regions 20a-20d is formed around an element region 10 made of a silicon substrate.例文帳に追加

シリコン基板からなる素子領域１０の周りには、素子分離領域２０ａ〜２０ｄからなる素子分離領域２０が形成されている。 - 特許庁

An ONO film exists only on a semiconductor substrate at a part where a gate line intersects an active region and does not exist in an isolation region.例文帳に追加

ＯＮＯ膜がゲートラインと活性領域が交差する部分の半導体基板上にのみ存在して素子分離領域には存在しない。 - 特許庁

A first recessed portion 2a is formed on an upper portion of the element isolation region 2 of a portion adjacent to a first active region 1a.例文帳に追加

第１の活性領域１ａに隣接する部分の素子分離領域２の上部には第１の切り欠き部２ａが形成されている。 - 特許庁

The element isolation region 142 is formed in a device region A2 to which a second drive voltage lower than the first drive voltage is supplied.例文帳に追加

素子分離領域１４２は、第１の駆動電圧よりも低い第２の駆動電圧が与えられるデバイス領域Ａ２に形成されるものである。 - 特許庁

In the method of manufacturing the semiconductor wafer 51, an element isolation layer 12 for separating an SOI forming region 13 and a bulk forming region is first formed.例文帳に追加

半導体ウエハ５１の製造方法は、まず、ＳＯＩ形成領域１３とバルク形成領域とを分離する素子分離層１２を形成する。 - 特許庁

To provide a semiconductor device having a trench element isolation region where a dummy projection region is formed in a predetermined pattern, and to provide a method of manufacturing the same.例文帳に追加

トレンチ素子分離領域内に、ダミー凸部領域が所定のパターンで形成された半導体装置およびその製造方法を提供する。 - 特許庁

In a specified region, the silicon nitride film and the semiconductor substrate are removed by etching to form an isolation groove for dividing an active region.例文帳に追加

所定領域においてシリコン窒化膜と半導体基板とをエッチングにより除去して、活性領域を区分する分離溝を形成する。 - 特許庁

The collector region of each BJT is arranged in the surface of a semiconductor substrate and adjacent to a first shallow trench isolation (STI) region.例文帳に追加

各ＢＪＴのコレクタ領域は、半導体基板表面内に配置され、第１のシャロー・トレンチ・アイソレーション（ＳＴＩ）領域に隣接している。 - 特許庁

A silicon nitride film 5 and a silicon oxide film 2 are formed to cover the trench isolation region, and a memory cell region is exposed by patterning them.例文帳に追加

トレンチ分離領域を覆うようにシリコン窒化膜５およびシリコン酸化膜２を形成し、これらをパターニングしてメモリセル領域を露出させる。 - 特許庁

To prevent matching displacement of a bit line contact isolation region from a bit line diffusion layer in a bit line backing region of a virtual ground type memory cell array.例文帳に追加

仮想接地式メモリセルアレイのビット線裏打ち領域において、ビット線コンタクト分離領域とビット線拡散層との合わせズレを防ぐ。 - 特許庁

A photoelectric conversion device has an electric charge retaining section in an imaging region, and an element isolation section for the electric charge retaining section includes a first element isolation section that uses a P-N connection and a second element isolation section by using an insulating body.例文帳に追加

撮像領域に電荷保持部を有する光電変換装置において、電荷保持部のための素子分離部は、ＰＮ接合を用いた第１の素子分離部と絶縁体を用いた第２の素子分離部とを有する。 - 特許庁

In the photoelectric conversion device having the electric charge retaining unit in an imaging region, the element isolation unit for the electric charge retaining unit includes a first element isolation unit employing PN connection and a second element isolation unit employing an insulating body.例文帳に追加

撮像領域に電荷保持部を有する光電変換装置において、電荷保持部のための素子分離部は、ＰＮ接合を用いた第１の素子分離部と絶縁体を用いた第２の素子分離部とを有する。 - 特許庁

To provide a semiconductor device where electric characteristics of a gate insulating film near an element isolation region are equal to those of a gate insulating film other than the element isolation region vicinity, and to provide a method for manufacturing the semiconductor device.例文帳に追加

素子分離領域付近でのゲート絶縁膜の電気的特性と素子分離領域付近以外でのゲート絶縁膜の電気的特性とが等しい半導体装置及びその製造方法を提供する。 - 特許庁

To prevent the deterioration of yield/reliability due to scratch generated upon forming an element isolation region, in a semiconductor device consisting of the element isolation region of STI structure formed thereon.例文帳に追加

ＳＴＩ構造の素子分離領域を形成してなる半導体装置において、素子分離領域形成時に発生するスクラッチによる歩留まり・信頼性の低下を防止できる半導体装置の製造方法を提供する。 - 特許庁

A high potential part, such as a pinch resistor 3 of high breakdown voltage or the like, is arranged in the second isolation region 8 isolated from the first isolation region 14, and the NMOSFET 5 is connected to the high potential part with wires 18a and 18b.例文帳に追加

第１分離領域１４とは分離された第２分離領域８内に高耐圧ピンチ抵抗３等の高電位部を配置し、ワイヤ１８ａ、１８ｂによりＮＭＯＳＦＥＴ５と高電位部を接続する。 - 特許庁

To provide an improved method of forming a filled isolation region of a semiconductor substrate, and to provide a method of forming a semiconductor device, having the filled isolation region and cooling the device and giving body potential control.例文帳に追加

半導体基板の埋設分離領域を形成する改善された方法と、埋設分離領域を有する半導体デバイスを形成し、なおかつデバイスの冷却及び本体電位制御を与える方法を提供する。 - 特許庁

An optical modulator 1A has isolation electrodes 2a, 2b and 2c, isolation electrodes 3a, 3b and 3c and conductive region 8 to form a modulation region on optical waveguides 5a and 5b on a substrate 1.例文帳に追加

光変調器１Ａは、基板１上に光導波路５ａ及び５ｂに変調領域を形成するための分離電極２ａ，２ｂ及び２ｃと分離電極３ａ，３ｂ及び３ｃと並びに導電領域８とを有する。 - 特許庁

The silicon nitride film and the first thermal oxide film of the isolation structure formation region 10a are removed, and a groove 14 is formed from the surface of a substrate which is an isolation structure formation region to the inside of the substrate.例文帳に追加

素子分離構造部形成領域１０ａの、シリコン窒化膜及び第１熱酸化膜を除去し、かつ素子分離構造部形成領域である基板の表面から基板内に至る溝部１４を形成する。 - 特許庁

In the method for element separate formation, a high concentration region of a well is formed by self-alignment manner on the side surface of STI(shallow trench isolation).例文帳に追加

本発明に係る素子分離形成方法は、ＳＴＩ（Shallow Trench Isolation）側面に、ウェルの高濃度領域を自己整合的に形成する工程を有することを特徴とする。 - 特許庁

An isolation part IS3 and an isolation part IS5 are arranged in such a way that the area of an active region in an npn transistor QN3 and a pnp transistor QP1 forming a pair becomes nearly equal.例文帳に追加

ペアを形成するｎｐｎトランジスタＱＮ３とｐｎｐトランジスタＱＰ１との能動領域の面積がほぼ等しくなるように分離部ＩＳ３，ＩＳ５を配置した。 - 特許庁

To provide a forming method for isolation region of a semiconductor element which improves the characteristics of an isolation film by surely forming the upper corner part of a trench into a rounding shape.例文帳に追加

トレンチの上側コーナー部分を確実にラウンディング形状に形成して、隔離膜の特性を向上させ得る半導体素子の隔離領域の形成方法を提供する。 - 特許庁

To obtain a semiconductor device having trench isolation, especially a nonvolatile semiconductor memory, in which the occurrence of a detect due to the overoxidation of a trench isolation region is suppressed.例文帳に追加

トレンチ分離を有する半導体装置、特に不揮発性半導体記憶装置において、トレンチ分離領域が過度に酸化されることに起因する欠陥の発生を抑制する。 - 特許庁

Due to this structure, trench isolation stress applied to the channel region below the gates from the trench isolation Ris is uniformed for each transistor, resulting in improving the circuit simulation accuracy.例文帳に追加

これにより、トレンチ分離Ｒｉｓからゲート下方のチャネル領域に加わるトレンチ分離ストレスは、各トランジスタについて均一化され、回路シミュレーションの精度が向上する。 - 特許庁

A full isolation region 10 is formed in all the peripheral regions of the partial isolation regions 11a and 11b, the tap regions 21a and 21b, and active regions 1 and 2.例文帳に追加

部分分離領域１１ａ，１１ｂ、タップ領域２１ａ，２１ｂ及び活性領域１，２の周辺領域は全て完全分離領域１０が形成される。 - 特許庁

Pixel element isolation films of the above-mentioned pixel region include side walls with slope angles smaller than those of side walls of logic element isolation films of the above-mentioned logic regions.例文帳に追加

前記ピクセル領域のピクセル素子分離膜は前記ロジック領域のロジック素子分離膜の側壁達より小さな傾斜度を有するピクセル素子分離膜の側壁を含む。 - 特許庁

The semiconductor device 100 has an element forming region in which a gate electrode 108 is formed, and an outer circumferential region formed on the outer circumference of the element forming region and in which an isolation region 118 is formed.例文帳に追加

半導体装置１００は、ゲート電極１０８が形成された素子形成領域と、素子形成領域の外周に形成されるとともに素子分離領域１１８域が形成された外周領域と、を有する。 - 特許庁

The semiconductor device 100 comprises a low-potential reference circuit region 1 and a high-potential reference circuit region 2, and has a structure in which the high-potential reference circuit region 2 is surrounded by a high-withstand-voltage isolation region 3.例文帳に追加

半導体装置１００は，低電位基準回路領域１と高電位基準回路領域２とを備え，高電位基準回路領域２が高耐圧分離領域３に取り囲まれる構造を構成している。 - 特許庁

The element isolation region is provided with a loop-like portion having an opening portion 133 formed thereon and a portion defining an extending region 122 connected to the drain region 121 via an opening portion 133.例文帳に追加

素子分離領域は開口部１３３が形成されたループ状部と、開口部１３３を介してドレイン領域１２１に接続された延在領域１２２を規定する部分とを備える。 - 特許庁

To provide a semiconductor device suppressed with the decline in the impurity density of a diffusion region due to various heat treatments near the interface between an element isolation region and an element formation region.例文帳に追加

素子分離領域と素子形成領域の界面近傍において、各種熱処理による拡散領域の不純物濃度の低下を抑制する半導体装置を提供する。 - 特許庁

Further, the region width at a section, that is formed in the arrangement direction of the LED 10, is formed wider than the region width in the section among the LEDs 10 of the element isolation region 15.例文帳に追加

更に、この素子分離領域１５の、ＬＥＤ１０間の部分の領域幅に対して、ＬＥＤ１０の配列方向に形成された部分の領域幅を広く形成する。 - 特許庁

A P^+ diffusion layer 8 is formed outside the source region and the P^+ diffusion region detaches the source region from the oxidized film for element isolation by the previously predetermined distance.例文帳に追加

例えば、ソース領域の外側にＰ^＋拡散層８を形成して、このＰ^＋拡散層によって予め規定された距離だけソース領域を素子分離用酸化膜から離間する。 - 特許庁

The distance between the horizontal transfer electrodes 42 is larger in a boundary part between the element formation region 11 and the element isolation region 12 than at the center part of the horizontal channel region 41.例文帳に追加

水平転送電極４２同士の間隔は、素子形成領域１１と素子分離領域１２との境界部分において、水平チャネル領域４１の中央部よりも広い。 - 特許庁

On the principal plane of a substrate 1, the active region of a pMIS transistor and the active region of an nMIS transistor insulated and separated from each other by an element isolation region 2 are provided.例文帳に追加

基板１の主面には、素子分離領域２によって互いに絶縁分離されたｐＭＩＳトランジスタの活性領域およびｎＭＩＳトランジスタの活性領域が設けられている。 - 特許庁

An impurity region 17 is formed in the semiconductor substrate 11 under the element isolation region 12, and a diffusion layer 18 is formed in a surface region in the semiconductor substrate 11.例文帳に追加

素子分離領域１２下の半導体基板１１内には不純物領域１７が形成され、半導体基板１１の表面領域には拡散層１８が形成されている。 - 特許庁

The effective emissivity calculation part 33 obtains, on a region basis, effective emissivity based on: the coverage; set emissivity of the element region; and the emissivity of an element isolation region.例文帳に追加

実効放射率計算部３３は、領域毎に、被覆率と設定された素子領域の放射率及び素子分離領域の放射率とに基づき、実効放射率を求める。 - 特許庁

A first conductivity type region 12 and a second conductivity type region 13 are formed on the surface of the semiconductor substrate 10 and isolated by the first element isolation region 11b.例文帳に追加

第１導電型領域１２及び第２導電型領域１３は、半導体基板１０の表面に形成され、第１の素子分離領域１１ｂにより分離されている。 - 特許庁