「isolation region」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

On a semiconductor substrate, an element active region, where an insulated gate field effect transistor is formed, is enclosed with a channel element isolation region, with the gate electrode pattern being thicker in the region striding the channel element separation region of the gate electrode of the insulating gate field effect transistor.例文帳に追加

半導体基板上であって絶縁ゲート電界効果トランジスタの形成される素子活性領域が溝素子分離領域で囲繞され、絶縁ゲート電界効果トランジスタのゲート電極の溝素子分離領域を跨る領域で上記ゲート電極パターンの寸法が太くなっている。 - 特許庁

A semiconductor device includes a substrate (semiconductor substrate 1) in which an element isolation region 3 for isolating an element formation region 2 from other regions is formed, a gate groove 4 formed in the element formation region 2, and a pair of diffusion regions 5 formed in the element formation region 2 and disposed separately from each other across the gate groove 4.例文帳に追加

素子形成領域２を他の領域と分離する素子分離領域３が形成された基板（半導体基板１）と、素子形成領域２に形成されたゲート溝４と、素子形成領域２にゲート溝４を挟んで離間して形成された一対の拡散領域５を有する。 - 特許庁

An n-type MOS transistor has an active region STN surrounded by the element isolation region 3 where a width Xc in the longitudinal direction of the gate in the entire region Wc including the contact forming region with a contact plug 10b formed is formed of the same width in the breadthwise direction of the gate.例文帳に追加

一方、Ｎ型ＭＯＳトランジスタは、素子分離領域３に囲まれた活性領域ＳＴＮが、ゲート幅方向において、コンタクトプラグ１０ｂが形成されるコンタクト形成領域を含めた全領域Ｗｃでゲート長方向の幅Ｘｃが同じ幅で形成されている。 - 特許庁

In the isolation insulation film 4, the upper surface of a periphery 4b provided around the active region 1b is positioned below the upper surface of the active region 1b, and the upper surface of a periphery 4c provided around the active region 1c is positioned below the upper surface of the active region 1c.例文帳に追加

素子分離絶縁膜４では、活性領域１ｂの周辺に位置する周辺部分４ｂの上面が活性領域１ｂの上面よりも下方に位置し、活性領域１ｃの周辺に位置する周辺部分４ｃの上面が活性領域１ｃの上面よりも下方に位置している。 - 特許庁

An isolation insulating layer 6 isolates a region where the source-drain region 11 is formed from the impurity diffusion region 14 for control gate by surrounding the periphery of the impurity diffusion region 14 for control gate while reaching the buried insulating layer 2 from the surface of the semiconductor layer 3.例文帳に追加

分離絶縁層６は、半導体層３の表面から埋め込み絶縁層２に達しながらコントロールゲート用不純物拡散領域１４の周囲を取り囲むことで、ソース／ドレイン領域１１が形成された領域とコントロールゲート用不純物拡散領域１４とを分け隔てている。 - 特許庁

The partitioning wall is formed in a multi-stage contact structure for an isolation region 74 disposed on the external periphery of the light-receiving section 4.例文帳に追加

当該仕切壁は、受光部４の外周に配置される分離領域７４に対する多段構成のコンタクト構造により形成される。 - 特許庁

Thereby, it is possible to improve surface planarity of the silicon oxide film buried in isolation trenches in the whole region of the dummy area FA.例文帳に追加

これにより、分離溝内に埋め込まれた酸化シリコン膜の表面の平坦性をダミー領域ＦＡの全域において向上することができる。 - 特許庁

On the semiconductor substrate 12, an STI(Shallow Trench Isolation) 50 is formed in a region in contact with an n-type well of the p-type channel MOSFET 20.例文帳に追加

半導体基板１２のうちのｐ型チャネルＭＯＳＦＥＴ２０のｎ型ウェルに接する領域には、ＳＴＩ５０が形成されている。 - 特許庁

To provide a semiconductor substrate having a shallow trench isolation structure with high integration density in which crystal defects generated in an element formation region are reduced.例文帳に追加

素子形成領域に発生する結晶欠陥が低減された高集積密度のシャロウ・トレンチ分離構造の半導体装置を提供する。 - 特許庁

To lower a threshold voltage of a first MIS transistor in comparison with a threshold voltage of a second MIS transistor while reducing a device isolation region.例文帳に追加

素子分離領域を縮小化しつつ、第１のＭＩＳトランジスタの閾値電圧を、第２のＭＩＳトランジスタの閾値電圧に比べて低くする。 - 特許庁

A P-type isolation region 2 is formed in part by the diffusion of the P-type impurity in the upper face of the N^- type silicon substrate 1.例文帳に追加

また、Ｎ^-型シリコン基板１の上面内には、Ｐ型不純物の拡散によって、Ｐ型分離領域２が部分的に形成されている。 - 特許庁

An element isolation insulating film (21) is formed to define active region on a substrate (20) including silicon constituted with the crystal plane {100} at the surface.例文帳に追加

表面が｛１００｝結晶面で構成されたシリコンを有する基板(20)に、活性領域を画定する素子分離絶縁膜(21)が形成されている。 - 特許庁

To provide the formation of an element isolation region of a semicon ductor device having high dielectric strength and moreover making high integra tion feasible.例文帳に追加

高い耐圧を有し、しかも、半導体装置の高集積化を図り得る半導体装置の素子分離領域の形成方法を提供する。 - 特許庁

The gate pattern includes a first oxide film and an electrode on the active region and a gate electrode extends onto the element isolation insulating film.例文帳に追加

ゲートパターンは、活性領域上においては、第１の酸化膜と電極とを含み、ゲート電極が素子分離絶縁膜の上まで延在する。 - 特許庁

A semiconductor substrate 10 of a P type, for example, includes a P+type element isolation region 12 adjoining an N--type semiconductor layer 11.例文帳に追加

例えばＰ型の半導体基板１０には、Ｎ−型の半導体層１１と隣接するＰ＋型の素子分離領域１２が形成されている。 - 特許庁

The method includes a process of forming a first trench 52 by removing the SOI layer 20, the oxide film 30 and the nitride film 40 in the isolation trench region R2.例文帳に追加

分離トレンチ領域Ｒ２内のＳＯＩ層２０、酸化膜３０、窒化膜４０を除去し、第１トレンチ５２を形成する工程を備える。 - 特許庁

To improve the yield of the source/drain dielectric strength of a transistor by reducing the stresses produced in the circumference of an element isolation region.例文帳に追加

素子分離領域の周辺に生じる応力を低減してトランジスタのソース／ドレイン耐圧の歩留を向上させることを目的とする。 - 特許庁

Owing to this fillet CN1, an obtuse angle is included at the boundary between the source/drain active layers 6c1, 6d1 and an element isolation region 5b.例文帳に追加

この面取りＣＮ１により、ソース／ドレイン活性層６ｃ１，６ｄ１と素子分離領域５ｂとの境界に鈍角が含まれるようになる。 - 特許庁

To provide a semiconductor device which can obtain high reliability in a short manufacturing process, by suppressing the formation of a level difference in an element isolation region.例文帳に追加

素子分離領域での段差の形成を抑制して高い信頼性を短い工程で得ることができる半導体装置を提供する。 - 特許庁

To improve performance of an element by forming an element isolation region having no recess in a semiconductor device having an SOI structure.例文帳に追加

本発明は、ＳＯＩ構造の半導体装置において、くぼみのない素子分離領域を形成し、素子の高性能化を図ることを目的とする。 - 特許庁

To connect a part between a pair of mutual diffusion regions which are isolated by an isolation region, by not arranging a contact but using a wiring layer.例文帳に追加

分離領域で隔てられた一対の拡散領域相互間を、コンタクトを設けずに、配線層により接続することを特徴とする。 - 特許庁

The sub-insulating film is provided so as to cover part of a main insulating film and part of the element isolation region which form the MOS transistor.例文帳に追加

この副絶縁膜は、ＭＯＳ型トランジスタを構成する主絶縁膜の一部と素子分離領域の一部とを覆うように設けている。 - 特許庁

To improve reliability of a MISFET formed in an activated region surrounded by a shallow-groove-isolation.例文帳に追加

浅溝アイソレーションによって囲まれる活性領域に形成されたＭＩＳＦＥＴの信頼度を向上することのできる技術を提供する。 - 特許庁

To provide a manufacturing method of a semiconductor device capable of making a semiconductor substrate in a portion separated in an element isolation region low in resistance.例文帳に追加

素子分離領域で分離される部分の半導体基板を低抵抗化することのできる半導体装置の製造方法を提供する。 - 特許庁

A multistage element isolation region 31 formed in a depth direction from a substrate surface in a region facing the pixel electrode 14 by interposing the light reception part 12 includes lower-stage element isolation layers 24, 25 formed away from the light reception part 12 by a predetermined distance W1 in a deeper region than 0.5-1 μm from a light-incident surface of the substrate 19.例文帳に追加

そして、受光部１２を挟んで画素電極１４に対向する領域の基板表面から深さ方向に形成された多段素子分離領域３１は、基板１９の光入射面から０．５μｍ〜１μｍよりも深い領域において、受光部１２から所定の距離Ｗ１だけ離して形成された下段素子分離層２４，２５を有している。 - 特許庁

The semiconductor integrated circuit device is composed of integrated electronic circuit blocks responsible for an analog signal processing function, wherein the power line is arranged to include a region on a semiconductor device constituting the electronic circuit blocks, and the ground line is formed on an isolation region located between the electronic circuit blocks to contact the isolation region in a contact hole.例文帳に追加

アナログ信号処理機能を担う電子回路ブロックが集積化された半導体集積回路装置であって、電源ラインは、電子回路ブロックを構成する半導体素子上の領域を含んで配置され、グランドラインは、電子回路ブロック間に位置する分離領域上に形成され、グランドラインは、コンタクト孔において分離領域とコンタクトされる。 - 特許庁

An inhibit region 404m, obtained by expanding a pattern 104m in a test element region by an element isolation width, is formed on a test chip, based on of CAD data D3 provided with a test element pattern 104.例文帳に追加

テスト素子パターン１０４ｍを有するＣＡＤデータＤ３から、テスト素子領域のパターン１０４ｍを素子分離幅だけ拡大してテストチップ上に禁止領域４０４ｍを形成する。 - 特許庁

A trench is cut on the surface of a silicon substrate 1 provided with a channel region so as to isolate the channel region, and the trench is filled up with an insulating film to form a trench element isolation insulating film 2.例文帳に追加

チャネル領域を有するシリコン基板１に、チャネル領域を分離するようにトレンチ９を形成し、このトレンチ９を絶縁膜で埋め込んでトレンチ素子分離絶縁膜２を形成する。 - 特許庁

A region where the isolation layer 44 is present and a region where the layer 44 is not present are formed on the spacer layer 24 in a view vertical to the upper surface of the fixed layer 23.例文帳に追加

固定層２３の上面に対して垂直な方向から見たときに、スペーサ層２４には、絶縁層４４が存在している領域と絶縁層４４が存在していない領域とが形成されている。 - 特許庁

Hence, when the layer 16 is polished, the degree of corrosion due to polishing liquid at grain boundaries in the region of the layer 16 for forming dielectric isolation grooves 13 is almost the same as the degree in the other region of the surface side to be laminated.例文帳に追加

よって研磨時、層１６の誘電体分離用溝１３の形成領域は、研磨液による粒界部の浸食の度合いが、貼り合わせ側の面の他の領域と略等しくなる。 - 特許庁

The system comprises a semiconductor layer 10, an element isolation insulating layer 20 that comparts an element formation region 10HV, and an insulated gate field effect transistor 100 provided in the element formation region 10HV.例文帳に追加

半導体層１０と、素子形成領域１０ＨＶを画定する素子分離絶縁層２０と、前記素子形成領域１０ＨＶに設けられた絶縁ゲート型電界効果トランジスタ１００。 - 特許庁

Then, a groove at least from the second inter-layer insulating layer into the first inter-layer insulating layer is disposed in the region of the first and second inter-layer insulating layers corresponding to the element isolation region.例文帳に追加

そして、少なくとも第２の層間絶縁層から第１の層間絶縁層内に達する溝が素子分離領域に対応する第１及び第２の層間絶縁層の領域に配されている。 - 特許庁

By the above structure, injection and drawing-out of free carriers (positive holes) are performed from both sides of the source region 4, and free carriers (positive holes) are movable also in a Y axis direction through an isolation region 17.例文帳に追加

そのことで、ソース領域４の両側から自由キャリア（正孔）の注入及び引き抜きを行い、且つ、分離領域１７を介してＹ軸方向にも自由キャリア（正孔）の移動可能とする。 - 特許庁

When a positive drain voltage is applied to a drain, a PN junction is reversely biased, and a depletion layer extends from the body region 15, the isolation region 13 and the semiconductor substrate 11, thereby controlling a channel of the JFET.例文帳に追加

ドレインに正のドレイン電圧が印加されると、ＰＮ接合が逆バイアスされ、ボディ領域１５と分離領域１３と半導体基板１１とから空乏層が延び、ＪＦＥＴのチャネルを制御する。 - 特許庁

Further, the gate electrode 9a covers the whole one side along the direction of the gate length of the border region of the active region L and element isolation groove 2 and part of two sides along the direction of the gate width.例文帳に追加

また、このゲート電極９ａは、アクティブ領域Ｌと素子分離溝２との境界領域のゲート長方向に沿った一辺の全体とゲート幅方向に沿った二辺の一部とを覆っている。 - 特許庁

In the end of the element isolation region, a p+ type impurity diffusion region 11 is formed selectively inside the surface of the silicon layer 4 so as to be buried inside the surface in a part of the STI 10.例文帳に追加

素子分離領域の端部において、シリコン層４の上面内には、ＳＴＩ１０の一部上面内に埋め込まれる格好で、ｐ^+型の不純物拡散領域１１が選択的に形成されている。 - 特許庁

Therefore a passage, in which heat is dissipated through the element isolation region 6 and the embedded conductor 9 by the semiconductor device formed in the element formation region 5a from the backside, is formed.例文帳に追加

これにより、素子形成領域５ａに形成した半導体素子が発生する熱を素子分離領域６を介して埋め込み導体９により裏面側に放熱させる経路を形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device which enables to compensate for impurities dispersed away from a channel region even if a MOS-type element is shrunk and its element isolation region is reduced in size.例文帳に追加

ＭＯＳ型素子の微細化およびその素子分離領域の縮小化を図っても、チャネル領域から散逸する不純物を補填することのできる半導体装置の製造方法を提供する。 - 特許庁

In a p-type semiconductor substrate 101; a relatively large step difference S1 of an element isolation region insulating film 102 and an element region 103, and a relatively small step difference (well step difference), S2 are formed.例文帳に追加

Ｐ型の半導体基板１０１において、素子分離領絶縁膜１０２と素子領域１０３の比較的大きな段差Ｓ１、比較的小さな段差（ウェル段差）Ｓ２が形成されている。 - 特許庁

An N-type epitaxial layer 12 is formed on a P-type semiconductor substrate 11, and a P-type device isolation region 13 is formed for specifying a drain region 121 common for LDMOS and JFET.例文帳に追加

Ｐ型半導体基板１１上にＮ型エピタキシャル層１２が形成され、ＬＤＭＯＳとＪＦＥＴに共通なドレイン領域１２１を規定するＰ型素子分離領域１３が形成される。 - 特許庁

To provide a method of manufacturing a semiconductor device whereby leakage is prevented by increasing a current path between cells without deeply etching a device isolation region, so that the degradation of an active region can be prevented.例文帳に追加

素子分離領域を深くエッチングせずにセル間の電流経路を長くして漏れを防止し、活性領域の崩壊を防止することができる半導体素子の製造方法を提供すること。 - 特許庁

Also, the memory cell comprises a floating grid transistor and a control grid within an active semiconductor area which is formed in a region of a substrate and is delimited by an isolation region.例文帳に追加

該メモリ素子は、基板の１つの領域に形成されかつ分離領域によって境界を画定された能動的半導体領域の内部にフローティング・グリッド・トランジスタおよびコントロールグリッドを備える。 - 特許庁

After the padding insulating region of a trench shape as an element isolation region 104 for separating an adjoining element electrically, a silicon oxide film 109 is formed to the whole surface.例文帳に追加

半導体基板上に、隣接する素子を電気的に分離するための素子分離領域１０４としてトレンチ形状の埋め込み絶縁領域を形成した後、全面にシリコン酸化膜１０９を形成する。 - 特許庁

To provide an SiC semiconductor device performing electrical isolation of a base region from a layer of the same conductive type as the base region under a trench without making the trench deep and contriving the simplification of a manufacturing process.例文帳に追加

トレンチを深くしなくても、ベース領域とトレンチ下のベース領域と同導電型の層との電気的分離を行え、かつ、製造工程の簡略化が図れるＳｉＣ半導体装置を提供する。 - 特許庁

On the main surface of a semiconductor substrate 1, a thick silicon oxide film 2 which functions as an element isolation region is formed and a first electrode 6 is formed on the silicon oxide film 6 in a peripheral circuit region.例文帳に追加

半導体基板１の主面に素子分離領域として機能する厚いシリコン酸化膜２を形成し、周辺回路領域のシリコン酸化膜２上に第１電極６を形成する。 - 特許庁