「isolation region」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

In the process for fabricating a semiconductor device by forming a shallow trench isolation (STI) 12 on a silicon substrate 11 and forming a gate insulation film covering the corner part of the STI 12 in a region isolated by the STI 12, fluorine ions are implanted into a gate electrode 15 and diffused to the gate insulation film 14.例文帳に追加

シリコン基板１１上にシャロートレンチアイソレーション（ＳＴＩ）１２を形成し、このＳＴＩ１２で分離された領域にＳＴＩ１２のコーナー部を覆うゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート電極１５にフッ素イオンを注入し、該フッ素イオンをゲート絶縁膜１４に拡散させる。 - 特許庁

An amorphous tantalum oxide film of thickness 10 nm or so is deposited on the primary surface of a semiconductor substrate 1 where an element isolation structure 9, an N-type semiconductor region 10, an N-type well 12, and a P-type well 11 are formed, and the semiconductor substrate 1 is thermally treated in an oxidizing atmosphere at a temperature of 800°C for three minutes.例文帳に追加

素子分離構造９、ｎ型半導体領域１０、ｎ型ウエル１２およびｐ型ウエル１１が形成された半導体基板１の主面上に、約１０ｎｍの膜厚の非晶質の酸化タンタル膜を堆積し、これをたとえば酸化性雰囲気において８００℃、３分間の熱処理を行う。 - 特許庁

An impurity (boron), which is of the same conductivity type as the impurity used for adjusting the threshold voltage, is implanted into the boundary region between the channel region of the MOS transistor and the isolation region, so as to form a boron-implantated layer 105.例文帳に追加

シリコン基板１０１にシリコン酸化膜で素子分離領域（ＳＴＩ）１０８を形成し、このＳＴＩ１０８で区画される素子形成領域にしきい値電圧調整のための不純物を導入し、かつ前記素子形成領域内にチャネル領域を有するＭＯＳトランジスタを形成する工程を含む半導体装置の製造方法において、前記ＭＯＳトランジスタのチャネル領域の素子分離領域との境界領域に、しきい値電圧調整のための不純物と同一導電型の不純物（ボロン）を注入してボロン注入層１０５を形成する。 - 特許庁

This allows the high-quality silicon oxide layer to be formed regardless of being formed at the low temperature, and uniformity of the thickness of the silicon oxide layer to be within 30% on the silicon surface of the side wall section of the recess in the element isolation region.例文帳に追加

シリコン酸化膜中にＫｒを含有させることにより、シリコン酸化膜中および、シリコン／シリコン酸化膜界面でのストレスを緩和することにより、低温で形成したにもかかわらず高品質なシリコン酸化膜を形成し、素子分離領域凹部分の側壁部のシリコン表面においてシリコン酸化膜の厚さの均一性を３０％以内にする。 - 特許庁

Thereby, despite of forming the silicon oxide film at a low temperature, the silicon oxide film of a high quality is formed to make not larger than 30% the unevenness of its thickness in the surface of a silicon present in the sidewall portion of the recessed portion of an element isolation region.例文帳に追加

シリコン酸化膜中にＫｒを含有させることにより、シリコン酸化膜中および、シリコン／シリコン酸化膜界面でのストレスを緩和することにより、低温で形成したにもかかわらず高品質なシリコン酸化膜を形成し、素子分離領域凹部分の側壁部のシリコン表面においてシリコン酸化膜の厚さの均一性を３０％以内にする事を特徴とする。 - 特許庁

To provide a reverse blocking insulated gate type bipolar transistor for reducing the occupation area ratio of the isolation region per chip, which becomes a problem if the thickness of a thin wafer (semiconductor substrate) is equal to 150 μm or less, which can avoid the tradeoff between on voltage property and turn off loss, and also for shortening diffusion time, and its fabrication method.例文帳に追加

オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタおよびその製造方法の提供。 - 特許庁

A gate electrode 4c of the read transistor RTr is shared among a plurality of memory cells MC arrayed in a predetermined direction, and the gate electrode 4c is parted into a plurality of gate electrodes 10 which have an element isolation structure 2 being a stress relaxing structure for relaxing stress acting on an annular active region 3a and each have a gate length of ≤100 μm.例文帳に追加

リードトランジスタＲＴｒのゲート電極４ｃは、所定方向に並ぶ複数のメモリセルＭＣに共有されており、ゲート電極４ｃは、素子分離構造２が環状の活性領域３ａに及ぼす応力を緩和する応力緩和構造であって、各々ゲート長が１００μｍ以下である複数のゲート電極１０に分断されている。 - 特許庁

The semiconductor device includes a semiconductor base 1, an insulating layer 2 for element isolation which is at least partially embedded in the semiconductor base 1, an active element formed in the semiconductor base 1 and including an impurity region, and a film 11 formed between the insulating layer 2 and semiconductor base 1, and having negative fixed charges.例文帳に追加

半導体基体１と、半導体基体１に少なくとも一部が埋め込まれた、素子分離のための絶縁層２と、半導体基体１内に形成された不純物領域を含んで成る能動素子と、絶縁層２と半導体基体１との間に形成された、負の固定電荷を有する膜１１とを含んで半導体装置を構成する。 - 特許庁

A semiconductor structure including the vertical metal-insulator-metal capacitor, and a method for fabricating the semiconductor structure including the vertical metal-insulator-metal capacitor, each use structural components from a dummy metal oxide semiconductor field effect transistor located and formed over an isolation region located over a semiconductor substrate.例文帳に追加

垂直型金属−絶縁体−金属キャパシタを含む半導体構造体、及び垂直型金属−絶縁体−金属キャパシタを含む半導体構造体の製造方法がそれぞれ、半導体基板の上に配置された分離領域の上に配置され形成されたダミー金属酸化物半導体電界効果トランジスタからの構造コンポーネントを用いる。 - 特許庁

This semiconductor device is provided with a contact hole 47, inside which a boundary between diffusion layers 41 and 42 and an element isolation region 12 is exposed, and a high melting-point metal layer (a titanium film 48) for covering the surface of a silicon substrate 11 exposed inside the contact hole 47 is formed into a thickness of 5 nm-11 nm.例文帳に追加

拡散層４１，４２と素子分離領域１２との境界が内部に露出する接続孔（コンタクトホール４７）を備えた半導体装置において、コンタクトホール４７の内面に露出するシリコン基板１１表面を被覆する高融点金属層（チタン膜４８）が５ｎｍ以上１１ｎｍ以下の膜厚に形成されているものである。 - 特許庁

For instance, when an element isolation insulating film is formed, a silicon nitride film (CMP stopper film) 8 is formed on the recessed face of a silicon oxide layer (insulating layer with a rugged surface) 7, and then a process where a silicon oxide layer (insulating layer with a rugged layer) 7 in a disused region is polished is provided.例文帳に追加

例えば、素子分離用絶縁膜を形成する際に、酸化シリコン層（絶縁層であり、凹凸面を備えている層）７の特定の凹面に窒化ケイ素膜（ＣＭＰ用ストッパ膜）８を形成した後に、ＣＭＰ法を使用して、不要な領域の酸化シリコン層（絶縁層であり、凹凸面を備えている層）７を研磨する工程を有するものである。 - 特許庁

The semiconductor device formed on a semiconductor substrate while being isolated by an isolation region comprises a channel portion formed on the semiconductor substrate, a gate insulating film formed on the channel portion, a gate electrode formed on the gate insulating film, and a buried silicon oxide film formed only beneath the channel portion.例文帳に追加

本発明は、半導体基板に素子分離領域によって分離されて形成される半導体デバイスにおいて、前記半導体基板に形成されるチャネル部と；前記チャネル部の上に形成されるゲート絶縁膜と；前記ゲート絶縁膜上に形成されるゲート電極と；前記チャネル部の下部にのみ形成される埋め込みシリコン酸化膜とを備える。 - 特許庁

A semiconductor device 10 has a trench 12 which is formed in a surface part of a silicon substrate 11 and has an isolation oxide film 13 inside, a plurality of element formation regions 10A wherein a surface of the silicon substrate 11 is divided by the trench 12, and a gate wiring 15 which extends on the trench 12 and the element formation region 10A.例文帳に追加

半導体装置１０は、シリコン基板１１の表面部分に形成され内部に素子分離酸化膜１３を有するトレンチ１２と、トレンチ１２によってシリコン基板１１の表面部分が区画された複数の素子形成領域１０Ａと、トレンチ１２及び素子形成領域１０Ａ上に延びるゲート配線１５とを有する。 - 特許庁

The semiconductor device comprises a silicon substrate 1 having a major surface, a trench 2 made in the substrate 1, and an isolation region comprising an insulation film filling the trench 2 and having a part 4 projecting from the major surface where slopes 5a-5c are formed from the top of the projecting part 4 to the major surface of a basic body.例文帳に追加

主表面を有するシリコン基板１と、この基板１内に形成された溝２と、この溝２内に埋め込まれるとともに、前記主表面より突出する突出部４を有し、かつこの突出部４の頂部から基体の主表面にかけてスロ−プ状５ａ〜５ｃとなっている絶縁膜から成る素子分離領域を有する。 - 特許庁

An N type epitaxial layer 10 is formed on P type semiconductor substrates 8, 9 and a P type internal isolation region 1 is made through the N type epitaxial layer 10 in the center of the P type semiconductor substrate 8 until the bottom thereof reaches the P type semiconductor substrate 9 in order to separate the N type epitaxial layer 10 into inner and outer regions.例文帳に追加

Ｐ型半導体基板８，９上にＮ型エピタキシャル層１０を形成し、Ｎ型エピタキシャル層１０を貫通して底部がＰ型エピタキシャル装置９まで達する状態にＰ型半導体基板８の中央部付近にＰ型の内部分離領域１を設け、Ｎ型エピタキシャル層１０を内側領域と外側領域とに分離する。 - 特許庁

A high-concentration n-type diffusion layer 116 is formed in an isolation region 115 to reduce collector currents flowing through a parasitic npn transistor 102, thereby providing the drive circuit and the data line driver which improves resistance to noises between adjacent terminals while inhibiting an increase in a chip size, using a normal CMOS process.例文帳に追加

分離領域１１５に高濃度Ｎ型拡散層１１６を設けることにより、寄生ＮＰＮトランジスタ１０２のコレクタ電流を削減することができるので、通常のＣＭＯＳプロセスを用いて、チップサイズを抑制しながら隣接端子間のノイズに対する耐性を向上することのできる駆動回路およびデータ線ドライバを提供することができる。 - 特許庁

Semiconductor device includes a field effect transistor having a gate electrode comprised of side wall insulating films on a plurality of active regions, and a wiring formed on an element isolation region by using the same material as the gate electrode where the side wall insulating films are selectively removed and then a silicide layer thicker than that of the gate electrode is formed.例文帳に追加

半導体装置は、複数の活性領域にサイドウォール絶縁膜を備えたゲート電極を持つ電界効果トランジスタを有し、素子分離領域上にゲート電極と同一材料を用いて形成された配線を有し、素子分離領域上ではサイドウォール絶縁膜が選択的に除去され、ゲート電極のシリサイド層より厚いシリサイド層が形成される。 - 特許庁

To prevent or to suppress an occurrence of pits on a semiconductor substrate caused by hydrofluoric acid processing as preliminary cleaning of an annealing process for activating impurities for well formations, or out diffusions of impurities from a semiconductor substrate in a method for manufacturing a semiconductor device including an element isolation region in which an insulating film is formed in a trench.例文帳に追加

トレンチ内に絶縁膜が形成された素子分離領域を備える半導体装置を製造する方法において、ウェルを形成するための不純物を活性化するアニール処理の前洗浄としてのフッ化水素酸処理によって半導体基板にピットが発生することや、半導体基板から不純物がアウトディフュージョンすることを防止または抑制する。 - 特許庁

The semiconductor device includes an n-type semiconductor substrate 1, in which a p-type collector layer 2 is formed on the second principal plane, a trench 13 is formed on the outer edge so as to reach from the first principal plane to the collector layer 2 to surround the inside, and a p-type isolation region 14 coupled to the collector layer 2 is formed with the sidewall by diffusion.例文帳に追加

半導体装置は、第２主面側にｐ型のコレクタ層２が形成されたｎ型の半導体基板１を有し、その周縁部に内部を取囲むように第１主面よりコレクタ層２に到達するようにトレンチ１３が形成され、その側壁より拡散にて形成されたｐ型分離領域１４がコレクタ層２と連結して設けられている。 - 特許庁

A first mask for defining a first well region is formed on a first conductivity type semiconductor substrate, second conductivity type impurity ions are implanted onto the semiconductor substrate 100 by ion implantation technology of large inclination angle using the first mask and impurity ions are implanted onto the semiconductor substrate 100 every time when the semiconductor substrate 100 reaches a position having a specified directional angle during rotation of 360° thus forming a first well isolation region 104.例文帳に追加

第１導電型の半導体基板上に第１ウェル領域を定義するための第１マスクが形成され、第１マスクが用いられる大きい傾斜角度のイオン注入技術で半導体基板１００上に第２導電型の不純物イオンが注入され、半導体基板１００が３６０°回転する間所定の方向角を有する位置に到達した時ごとに、半導体基板１００上に不純物イオンが注入され、第１ウェル隔離領域１０４が形成される。 - 特許庁

To provide a method for manufacturing a semiconductor device, in which segregation of impurity in an offset impurity diffusion layer at LOCOS oxidation is suppressed and good element isolation is made with a LOCOS oxide film and the offset impurity diffused layer, so that superior and stable properties of the semiconductor device formed in an element region is obtained.例文帳に追加

本発明は、ＬＯＣＯＳ酸化時におけるオフセット不純物拡散層の不純物の偏析を抑制して、ＬＯＣＯＳ酸化膜及びオフセット不純物拡散層によって良好な素子分離を行い、素子領域に形成する半導体装置の特性を良好かつ安定したものにすることができる半導体装置の製造方法を提供することを目的とする。 - 特許庁

A semiconductor device may include a semiconductor substrate; an element isolation region which is formed in the semiconductor substrate and includes an oxide layer and an oxidant diffusion prevention layer located on the oxide layer; a gate insulating film formed on the semiconductor substrate and the oxidant diffusion prevention layer; and a gate electrode formed on the gate insulating film.例文帳に追加

本発明の一態様に係る半導体装置は、半導体基板と、前記半導体基板内に形成され、酸化物層と、前記酸化物層上に位置する酸化剤拡散防止層とを有する素子分離領域と、前記半導体基板上および前記酸化剤拡散防止層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、を有する。 - 特許庁

The semiconductor device is provided with a p-type silicon substrate 1 having a main surface, trenches 2 formed on an element isolation region in the main surface of the p-type silicon substrate 1, inner wall oxide films 3 formed on the inner walls of the trenches 2, nitride oxide layers 4 formed on the surfaces of the inner wall oxide films 3 and separated oxide films 5 embedded into the trenches 2.例文帳に追加

本発明の半導体装置は、主表面を有するｐ型シリコン基板１と、ｐ型シリコン基板１の主表面における素子分離領域に形成されたトレンチ２と、トレンチ２の内壁上に形成された内壁酸化膜３と、内壁酸化膜３の表面に形成された窒化酸化層４と、トレンチ２内に埋め込まれた分離酸化膜５とを備える。 - 特許庁

The diagnosis method for amyotrophic lateral sclerosis includes: an isolation step in which a specimen is sampled from a subject and a nucleic acid is isolated from the specimen; a detection step in which bases expressed in a human chromosome 10 OPTN (Optineurin) gene region are detected from the isolated nucleic acid; and a determination step in which it is determined whether or not the detected bases are mutated.例文帳に追加

本発明に係る筋萎縮性側索硬化症の診断方法は、被験者から試料を採取して、当該試料から核酸を単離する単離工程と、単離された核酸から、ヒト１０番染色体 ＯＰＴＮ（Optineurin）遺伝子領域に示される塩基を検出する検出工程と、検出された塩基が、変異しているか否かを判定する判定工程と、を備える。 - 特許庁

A bipolar transistor is provided with a polysilicon layer 21 connected to one of the emitter, collector, and base inside an element isolation region, and uses the polysilicon layer 21 as a resistance, so that although it is constituted with the resistance is connected to one of the emitter, collector; and base, the element area is prevented from increasing and the high integration can be actualized.例文帳に追加

本発明のバイポーラトランジスタは、素子分離領域の内側において、エミッタ、コレクタまたはベースの中のいずれか１つと接続されるようにポリシリコン層２１を設け、このポリシリコン層２１を抵抗として使用するように構成したので、エミッタ、コレクタまたはベースの中のいずれか１つに抵抗を接続するように構成しながら、素子面積が増えることを防止でき、高集積化を実現できる。 - 特許庁

A MOS field-effect transistor is provided with a SOI substrate 30, where contact holes 13-1 and 13-2 are each bored in source/drain diffused layers 10 and 11 from above extending over an adjacent element isolation oxide film 7 so as to reach to a silicon substrate 1, and impurity ions are implanted into the exposed surface region of the silicon substrate 1 for the formation of P-N junctions.例文帳に追加

ＳＯＩ基板３０を用いたＭＯＳ型電界効果トランジスタにおいて、コンタクト孔１３−１，１３−２をソース・ドレイン拡散層１０，１１上から隣接する素子分離用の酸化膜７上に亘って、シリコン基板１に到達する深さに形成し、露出されたシリコン基板の表面領域に不純物をイオン注入してＰＮ接合を形成することを特徴としている。 - 特許庁

The semiconductor device includes a diffused layer 25 of a P-type high concentration impurities formed on an N type well 21, a diffused layer 26 of a P-type intermediate concentration impurities, which is adjacent to this layer 25 and formed so as to enclose surroundings thereof, and an element isolation region 22 formed so as to enclose the layers 25, 26.例文帳に追加

本発明の半導体装置は、Ｎ型のウェル２１表面に形成されたＰ型の高濃度不純物拡散層２５と、これに隣接しかつ周囲を囲むように形成されたＰ型の中濃度不純物拡散層２６と、高濃度Ｐ型不純物拡散層２５および中濃度Ｐ型不純物拡散層２６を囲むように形成された素子分離領域２２とを備える。 - 特許庁

A photoelectric converter comprises: a silicon substrate 1; a photoelectric converting element 5; an antireflection film 9 for preventing incident light from being reflected by a light receiving surface of the photoelectric converting element 5; an element isolation region 2 including an insulator for isolating the photoelectric converting element 5; an interlayer insulating film; multiple transistors; and conductive members electrically connected to active regions of the transistors.例文帳に追加

光電変換装置は、シリコン基板１に、光電変換素子部５と、光電変換素子５の受光面での入射光の反射を防止する反射防止膜９と、光電変換素子５を素子分離するための絶縁体を有する素子分離領域２と、層間絶縁膜と、複数のトランジスタと、トランジスタの活性領域に電気的に接続される導電性部材と、を有する。 - 特許庁

The flash memory element includes trenches formed in a predetermined region on the semiconductor substrate with a constant interval, embedded floating gates 112 formed by being embedded in the trenches, a plurality of element isolation films formed between the embedded floating gates, and a dielectric film 114 and a control gate 116 formed in the upper portion of the embedded floating gates 112.例文帳に追加

本発明のフラッシュメモリ素子は、半導体基板上の所定の領域に一定間隔で離隔されて形成されたトレンチと、上記トレンチを埋め込んで形成された埋め込みフローティングゲート１１２と、上記埋め込みフローティングゲート間に形成された複数の素子分離膜と、上記埋め込みフローティングゲート１１２の上部に形成された誘電体膜１１４及びコントロールゲート１１６含むものである。 - 特許庁

A method of manufacturing a photoelectric conversion device includes a step of forming the insulating isolation region by removing a part of a transparent electrode layer, a part of a photoelectric conversion layer, and a part of a back electrode layer which are positioned at the peripheral edge of a transparent insulating substrate having the transparent electrode layer, photoelectric conversion layer, and back-electrode layer laminated in order, by irradiating the transparent insulating substrate with a laser beam twice or more.例文帳に追加

透明電極層、光電変換層および裏面電極層が順次積層された透明絶縁基板にレーザ光を２回以上照射することにより、透明絶縁基板の周縁に位置する、透明電極層の一部、光電変換層の一部および裏面電極層の一部をそれぞれ除去して絶縁分離領域を形成する工程を含む、光電変換装置の製造方法である。 - 特許庁