「isolation region」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

The method of manufacturing the semiconductor device forms a LOCOS (local oxidation of silicon) film extended from the element forming region to the element isolation region on the surface of the semiconductor substrate.例文帳に追加

半導体基板表面に素子形成領域から素子分割領域に亘って延在するＬＯＣＯＳ膜を形成する。 - 特許庁

A first recessed region partially exposing the first sacrificial patterns is formed in the isolation region using a photolithography and etching process.例文帳に追加

フォトリソグラフィ及びエッチング工程を用いて素子分離膜に第１犠牲パターンの一部分を露出させる第１リセス領域を形成する。 - 特許庁

The boundary between the P- diffused region 4 and the N-well region 3 is arranged deeper than the bottom face of the isolation 9 of the STI structure.例文帳に追加

Ｐ^- 型拡散領域４とＮ型ウエル領域３の境界は、ＳＴＩ構造の分離９の底面より深く設定する。 - 特許庁

A second recessed portion 2b is formed on an upper portion of the element isolation region 2 of the portion adjacent to the second active region 1b.例文帳に追加

第２の活性領域１ｂに隣接する部分の素子分離領域２の上部には第２の切り欠き部２ｂが形成されている。 - 特許庁

An island lower region with the same impurity concentration as a high concentration side isolation layer is formed in a lower part of an island region and a back gate is provided.例文帳に追加

高濃度側分離層と同じ不純物濃度をもった島下部領域を島領域の下部に形成し、バックゲートを与える。 - 特許庁

The exposure region 11a is covered with the element isolation protection film 21, thus preventing the thickness of the exposure region 11a from decreasing.例文帳に追加

このとき、露出領域１１ａは素子分離保護膜２１により覆われているため、該露出領域１１ａに膜減りが生じない。 - 特許庁

In the element isolation region of the SOI substrate 1, a body region 15 which comes into contact with the side face of the region 11 is formed inside the silicon layer 4.例文帳に追加

ＳＯＩ基板１の素子形成領域において、シリコン層４内には、不純物拡散領域１１の側面に接触するボディ領域１５が形成されている。 - 特許庁

The well region 332 is isolated in a band-like state by an element isolation region 316 and the N-type deep well region 331, and functioned as bit lines.例文帳に追加

Ｐ型の浅いウェル領域３３２は素子分離領域３１６およびＮ型の深いウェル領域３３１によって帯状に分離され、ビット線として機能する。 - 特許庁

In the channel width direction D, the semiconductor device has a semiconductor region (silicon region 20) connecting the pair of diffusion regions 5 between the gate groove 4 and element isolation region 3.例文帳に追加

チャネル幅方向Ｄにおいて、ゲート溝４と素子分離領域３との間に、一対の拡散領域５を繋ぐ半導体領域（シリコン領域２０）を有している。 - 特許庁

On the semiconductor substrate 12, an isolation structure 70 and a lifetime control region 41 are formed between a diode drift region 28 and an IGBT drift region 50.例文帳に追加

半導体基板１２には、ダイオードドリフト領域２８とＩＧＢＴドリフト領域５０の間に、分離構造７０とライフタイム制御領域４１が形成されている。 - 特許庁

To provide a semiconductor device having a SOI structure, in which an electric potential of a body region in an element-forming region isolated by a partial isolation region can be fixed with high stability.例文帳に追加

部分分離領域によって素子分離された素子形成領域におけるボディ領域の電位を安定性の良く固定できるＳＯＩ構造の半導体装置を得る。 - 特許庁

When forming the diffusion layer region 5 separated by an element isolation region, the diffusion layer region 5 is formed separately in two stages by using a double exposure technique.例文帳に追加

素子分離領域によって分離された拡散層領域５を形成する際に、２重露光技術を用いて拡散層領域５を２段階に分けて形成する。 - 特許庁

The low-potential reference circuit region 1 and the high-potential reference circuit region 2 are mutually isolated by a trench 4 formed on the outer periphery of the high-withstand-voltage isolation region 3.例文帳に追加

高耐圧分離領域３の外縁に形成されたトレンチ４にて低電位基準回路領域１と高電位基準回路領域２とが分離されている。 - 特許庁

On a silicon substrate 10, an isolation region 12 is provided, and an NMOS region for forming an NMOS transistor and a PMOS region for forming a PMOS transistor are provided.例文帳に追加

シリコン基板１０に分離領域１２を設けて、ＮＭＯＳトランジスタを形成すべきＮＭＯＳ領域と、ＰＭＯＳトランジスタを形成すべきＰＭＯＳ領域とを設ける。 - 特許庁

To provide a semiconductor device capable of avoiding characteristic fluctuation due to presence of a contact region between a device-isolation region and an active region, and to provide a method for fabricating the same.例文帳に追加

素子分離領域とアクティブ領域との接触領域の存在による特性変動を回避可能な半導体装置及びその製造方法を提供すること。 - 特許庁

To control leak current flowing through a substrate in formation of a contact hole in a boundary region between an active region and an element isolation region in the substrate.例文帳に追加

基板の内部であって、活性領域と素子分離領域との境界領域にコンタクトホールが形成された場合に、基板に流れるリーク電流を抑制できるようにする。 - 特許庁

An interfacial surface between the impurity layer 103 and the silicide layer 106B is lower than the upper surface of the element isolation region 102, and the silicide layer 106B covers an upper part corner of the element isolation region 102.例文帳に追加

不純物層１０３とシリサイド層１０６Ｂとの界面は、素子分離領域１０２の上面よりも低く、シリサイド層１０６Ｂは素子分離領域１０２の上部コーナーを覆っている。 - 特許庁

The thickness of the protective layer 42 on at least part of the region without the isolation layer 44 is 0 or smaller than that of the protective layer 42 in the region with the isolation layer 44.例文帳に追加

絶縁層４４が存在していない領域の少なくとも一部における保護層４２の厚みは、０であるか、絶縁層４４が存在している領域における保護層４２の厚みよりも小さい。 - 特許庁

To achieve element isolation more securely while suppressing an increase in plane size of a semiconductor device when an element isolation region is shallower than a part of a low-concentration diffusion region nearby a gate electrode.例文帳に追加

素子分離領域が低濃度拡散領域におけるゲート電極近傍の部分より浅い場合に半導体装置の平面寸法の大型化を抑制しつつ素子分離をより確実に行う。 - 特許庁

In this case, the isolation region 301 is formed by using materials whose permeability is different from that of a pair of regions interposing the isolation region 301 between the first inductor 201 and the second inductor 202.例文帳に追加

ここでは、第１インダクタ２０１と第２インダクタ２０２との間にて、このアイソレーション領域３０１を挟む一対の領域とは、異なる透磁率の材料を用いて、アイソレーション領域３０１を形成する。 - 特許庁

On a layer lower than the layer where the first element isolation region 12 exists, a second element isolation region 11 of an STI structure is formed, which separates adjoining MOS transistor channel regions.例文帳に追加

そして該第一の素子分離領域１２が存在する層より下の層に、隣接するMOSトランジスタのチャネル領域どうしを分離するSTI構造の第二の素子分離領域１１が形成されている。 - 特許庁

Inside the lower peripheral region of the control gate electrode 12, part of an element isolation region, adjacent to the source region that is sandwiched by the field oxide film 19, is removed, and the source region is formed.例文帳に追加

コントロールゲート電極１２の下部周辺領域のうち、フィールド酸化膜１９に挟まれたソース領域に隣接する領域における素子分離領域が一部削除されて、ソース領域が形成される。 - 特許庁

An active region 1 for construction of the MIS transistor and an element isolation region 2 surrounding the active region 1 are formed on a surface region of a silicon semiconductor substrate taking crystal plane (100) as a principal surface.例文帳に追加

（100）結晶面を主面とするシリコン半導体基板の表面領域に、ＭＩＳトランジスタを構成するための活性領域１と、活性領域１を囲む素子分離領域２とが形成されている。 - 特許庁

The carrier capturing region is made deeper than the trench isolation region, and the minority carrier capturing region, the majority carrier capturing region, and the MOS transistor are arranged sequentially from the well end.例文帳に追加

キャリア捕獲領域の深さはトレンチ分離領域の深さよりも深くして、ウエル端に近い順に、少数キャリア捕獲領域、多数キャリア捕獲領域、ＭＯＳ型トランジスタとなるように配置した。 - 特許庁

There is herein further provided a second conductive fifth semiconductor region having lower impurity concentration than that of the fourth semiconductor region between the fourth semiconductor region and the element isolation region.例文帳に追加

ここで、第４の半導体領域と素子分離領域との間に、第４の半導体領域の不純物濃度よりも低い不純物濃度を有する第２導電型の第５の半導体領域を有する。 - 特許庁

The semiconductor device is provided with a drain region 121, a P-type isolation region 13 working as a gate, and a source leadout layer 23 of a JFET via a channel region in which the P-type element isolation region 13 is reversely biased by a voltage applied to the drain region 121 and a depletion layer extends, and the JFET is formed.例文帳に追加

ドレイン領域１２１と、ゲートとして機能するＰ型分離領域１３とドレイン領域１２１に印加される電圧により、Ｐ型素子分離領域１３が逆バイアスされて空乏層が延びるチャネル領域を介して、ＪＦＥＴのソース引出層２３が配置され、ＪＦＥＴが形成される。 - 特許庁

The semiconductor device includes gate electrode parts G21a-G21c formed over a P type diffusion region, an N type diffusion region, and an element isolation region, and arranged on a diffusion region; and a plurality of gate polysilicon films G20a-G20c having gate wiring parts G22a-G22c arranged on the element isolation region.例文帳に追加

半導体装置は、Ｐ型拡散領域，Ｎ型拡散領域及び素子分離領域に跨って形成され、拡散領域上に位置するゲート電極部Ｇ２１ａ〜Ｇ２１ｃと、素子分離領域上に位置するゲート配線部Ｇ２２ａ〜Ｇ２２ｃとを有する複数のゲートポリシリコン膜Ｇ２０ａ〜Ｇ２０ｃを備えている。 - 特許庁

The semiconductor device includes an active region (103) formed on semiconductor substrates, a trench-shaped element isolation region (104) formed on the semiconductor substrates (101, 102), and a fluorine diffusing region (116) formed on the semiconductor substrates to surround the element isolation region keeping separation from the active region.例文帳に追加

半導体素子は、半導体基板に形成された活性領域（１０３）と、前記半導体基板（１０１、１０２）に形成されたトレンチ型の素子分離領域（１０４）と、前記素子分離領域を囲み、且つ、前記活性領域に接触しないように前記半導体基板に形成されたフッ素拡散領域（１１６）とを有する。 - 特許庁

Then, a p-type isolation diffused region 5, which reaches the p-type semiconductor substrate from the surface of the n^--type semiconductor layer 2, is made in the periphery of the first diffused region 3 and the second diffused region 4, and the first diffused region 3 and the isolation diffused region 5 are electrically connected by a connecting electrode 6.例文帳に追加

そして、第１拡散領域３および第２拡散領域４の外周部にｎ^−形半導体層２の表面からｐ形半導体基板に達するｐ形のアイソレーション拡散領域５が形成され、第１拡散領域３とアイソレーション拡散領域５とが接続電極６により電気的に接続されている。 - 特許庁

In the impurity diffusion region 17, a portion thereof which adjoins the region 141 of the border side is arranged between the source region 15 and the element isolation film 12, and contacted with the source region 15 and the region 141 of the border side.例文帳に追加

不純物拡散領域１７は、境界側の領域１４１と隣接する部分が、ソース領域１５と、素子分離膜１２との間に配置されるとともに、ソース領域１５と、境界側の領域１４１とに接する。 - 特許庁

In a NAND flash memory, the sides of an element isolation region 107 and the ends of an element region and floating gates 103 and 104 are formed in a self-aligned manner, and a part of the top of the element isolation region 107 is recessed to serve as a recess 111 in the mutual region of the adjacent floating gates.例文帳に追加

NAND型フラッシュメモリにおいて、素子分離領域107 の一対の側面部と素子領域および浮遊ゲート103,104 の各端部が自己整合状態で形成されており、隣接する浮遊ゲート相互間領域の素子分離領域の上面の一部が窪んで凹部111 となっている。 - 特許庁

The semiconductor device is provided with a well region 5a of first conductive type in which a protective circuit is formed, and a well region 4 of second conductive type containing a high concentration of impurities whose upper part is separated by an element isolation region 2 and whose part lower than the bottom of the element isolation region is bonded.例文帳に追加

保護回路が形成された第１導電型ウエル領域５ａと、この第１導電型ウエル領域５ａに上部は素子分離領域２に隔てられ、素子分離領域２の底面より下では、接合されている高不純物濃度の第２導電型ウエル領域４とを備えている。 - 特許庁

The thickness of the gate insulating film 103 in a level difference region 120 of the border of the above element isolation region 102 and regions other than the element isolation region 102 is made 65%-100% to the film thickness of the gate insulating film 103 in regions other than the level difference region 120.例文帳に追加

上記素子分離領域１０２とその素子分離領域１０２以外の領域との境界の段差領域１２０におけるゲート絶縁膜１０３の膜厚を、その段差領域１２０以外の領域におけるゲート絶縁膜１０３の膜厚に対して６５％〜１００％とする。 - 特許庁

The solid-state image-sensing device comprises a pn-junction sensor part 111, a device isolation layer for trench isolation for isolating the sensor part into pixels, and a semiconductor region formed protruding from the device isolation layer toward the sensor part and having a conductivity type opposite to that of a charge accumulation region of the sensor part.例文帳に追加

固体撮像装置は、ｐｎ接合型のセンサ部と、センサ部を画素分離するトレンチ分離による素子分離層と、素子分離層からセンサ部側に張出して形成されたセンサ部の電荷蓄積領域とは逆導電型の半導体領域とを有する。 - 特許庁

The semiconductor device is manufactured by a method comprising: (a) a step of preparing a substrate on which a silicon layer 1c is formed via an insulating layer 1b; and (b) a step of forming an element isolation insulating film 3 in the silicon layer in the first isolation region and the second isolation region of the substrate.例文帳に追加

（ａ）絶縁層１ｂを介してシリコン層１ｃが形成された基板を準備する工程と、（ｂ）基板の第１の分離領域および第２の分離領域のシリコン層中に素子分離絶縁膜３を形成する工程と、を有するよう製造する。 - 特許庁

A conductive layer 304 is provided on the element isolation region 303b, and a sidewall 308 is provided on the side surface of the conductive layer 304.例文帳に追加

素子分離領域303b上に導電層304を設け、導電層304の側面にサイドウォール308を設ける。 - 特許庁

To provide a solid-state image pickup device having a structure which is advantageous for the reduction of the width of an element isolation region.例文帳に追加

素子分離領域の幅の縮小に有利な構造を有する固体撮像装置を提供する。 - 特許庁

Further, the element isolation region 104 is formed at an outer edge of the trench gate 118 in plan view.例文帳に追加

また、平面視において、トレンチゲート１１８の外縁には素子分離領域１０４が形成されている。 - 特許庁

A silicide film is arranged on the surface of the source/drain region and is extended to the element isolation insulating film.例文帳に追加

シリサイド膜は、ソース／ドレイン領域の表面上に配設され、素子分離絶縁膜上まで延在する。 - 特許庁

FORMATION OF ELEMENT ISOLATION REGION FOR SEMICONDUCTOR DEVICE AND MANUFACTURE OF NON VOLATILE SEMICONDUCTOR MEMORY ELEMENT例文帳に追加

半導体装置の素子分離領域の形成方法及び不揮発性半導体メモリ素子の製造方法 - 特許庁

An element isolation layer 21 of the peripheral circuit formation region 20 isolates elements from each other with a STI structure.例文帳に追加

周辺回路形成領域２０の素子分離層２１はＳＴＩ構造により素子間を分離する。 - 特許庁

In the element isolation region of an SOI substrate 1, an STI 10 is formed inside the silicon layer 4.例文帳に追加

ＳＯＩ基板１の素子分離領域において、シリコン層４内にはＳＴＩ１０が形成されている。 - 特許庁

A semiconductor substrate is provided, wherein a gate conductor stack 32 is provided on a shallow trench isolation region.例文帳に追加

浅いトレンチ分離領域３１の上にゲート導体スタック３２を有する半導体基板を提供する。 - 特許庁

An isolation region is formed in a substrate including at least an upper side layer of a single crystal semiconductor.例文帳に追加

少なくとも単結晶半導体の上側層を含む基板内に分離領域が形成される。 - 特許庁

Each isolation region comprises a recessed surface and a nonrecessed surface and these surfaces are formed by a lithography and an etching.例文帳に追加

各分離領域は凹化面及び非凹化面を含み、これらはリソグラフィ及びエッチングにより形成される。 - 特許庁