「isolation region」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

After a device isolation groove is formed in a device isolation region on a semiconductor substrate 1, thermal oxidation treatment is then applied to the semiconductor substrate 1 to form a liner oxide film on an inner wall surface of the device isolation groove, and a silicon oxide film is continuously embedded within the device isolation groove to form a separated portion SGI.例文帳に追加

半導体基板１の素子分離領域に素子分離溝を形成した後、半導体基板１に熱酸化処理を施して素子分離溝の内壁面にライナー酸化膜を形成し、続いて素子分離溝の内部に酸化シリコン膜を埋め込むことにより分離部ＳＧＩを形成する。 - 特許庁

An element isolation protection film 21 that is made of resist is deposited on an entire surface including an element isolation insulation film 11 and a stack cell electrode 17 on a semiconductor substrate 10, an etchback is made, and an exposed region 11a of the element isolation insulation film 11 is covered with an element isolation protection film 21.例文帳に追加

半導体基板１０上に素子分離絶縁膜１１及びスタックセル電極１７を含む全面にわたって、レジストからなる素子分離保護膜２１を堆積し、エッチバックを行なって素子分離絶縁膜１１の露出領域１１ａを素子分離保護膜２１で覆う。 - 特許庁

The semiconductor device includes an element isolation film 200 provided to a semiconductor layer to section an element formation region, a gate electrode 130 formed on the element formation region and having both ends extended onto the element isolation film 200 respectively, and an impurity region 110 formed in the element formation region to become a source region and a drain region disposed across a channel formation region positioned right below the gate electrode 130.例文帳に追加

半導体層に設けられ、素子形成領域を区画する素子分離膜２００と、素子形成領域上に形成され、両端がそれぞれ素子分離膜２００上に延伸するゲート電極１３０と、素子形成領域内に形成され、ゲート電極１３０の直下に位置するチャネル形成領域を挟んで配置されるソース領域およびドレイン領域となる不純物領域１１０とを備える。 - 特許庁

To provide a method of manufacturing an SOI semiconductor device which does not form a parasitic MOSFET of low threshold voltage, when an electric field concentrates on a part where an gate electrode is close to a boundary between an active region and an element isolation region, in a case where an element isolation region is provided for an SOI substrate through a mesa element isolation region forming method.例文帳に追加

ＳＯＩ基板において素子分離領域を形成するためにメサ型素子分離領域形成法を採用した場合に、ゲート電極が活性領域と素子分離領域との境界部分に懸かる箇所で電界が集中する結果、閾値電圧の低い寄生ＭＯＳ ＦＥＴが形成されることが無いＳＯＩ型半導体装置を製造する方法を提供する。 - 特許庁

To provide a semiconductor device manufacturing method that can reliably suppress the occurrence of a shaping failure in an element isolation region around the end of an active region.例文帳に追加

活性領域の端部周辺における素子分離領域の形状不良の発生を確実に抑制しうる半導体装置の製造方法を提供する。 - 特許庁

Both the ends of a gate electrode traversing the above part of a transistor active region 155b through the intermediary of a gate insulating film 159 are arranged on the partial isolation region.例文帳に追加

ゲート絶縁膜１５９を介してトランジスタ活性領域１５５ｂの上部を横切るゲート電極の両端は部分分離領域上に配置される。 - 特許庁

In this element, an active region 54 is defined by arranging a plurality of isolation films 52 and 53 in parallel at a constant interval in a specified region of a semiconductor substrate.例文帳に追加

この素子は、半導体基板の所定領域に複数の素子分離膜５２，５３が一定間隔に平行に配置されて活性領域５４を画定する。 - 特許庁

A character region 62 containing a character part 61 is extracted from image data shown by a plurality of color components by using a region isolation processing part 8.例文帳に追加

複数の色成分で表される画像データから文字部分６１を含む文字領域６２が、領域分離処理部８によって抽出される。 - 特許庁

The upper surface of the isolation insulating film 4 is located higher than a bonded interface between the first conductive region 2 and the second conductive region 11b.例文帳に追加

分離絶縁膜４の上部表面は、第１導電型領域２と第２導電型領域１１ｂとの接合界面よりも上に位置する。 - 特許庁

Accordingly, the planarity of the surface of a silicon oxide film embedded in an isolation groove is improved in the whole region of the dummy region FA.例文帳に追加

これにより、分離溝内に埋め込まれた酸化シリコン膜の表面の平坦性をダミー領域ＦＡの全域において向上することができる。 - 特許庁

An SJ structure where an N-type second drift region 10 and a P-type region 9 are arranged is formed on one side of an element isolation trench 5.例文帳に追加

素子分離用トレンチ５の側方において、Ｎ型の第２ドリフト領域１０とＰ型領域９とが並ぶＳＪ構造が形成されている。 - 特許庁

To solve a problem occurring due to formation of an isolation film having double depth at the boundary of a cell region and a peripheral circuit region.例文帳に追加

セル領域と周辺回路領域との境界部分に二重の深さの素子分離膜を形成することにより発生する前記問題点を解決する。 - 特許庁

The first region, seen from the front surface of the semiconductor substrate, possesses overlapped portions with both the first layer and the device-isolation insulating region.例文帳に追加

半導体基板の表面の上から見たとき、第１の領域は、第１の層と素子分離絶縁領域との両方と重なる部分を有する。 - 特許庁

To cancel hump characteristics of a semiconductor device equipped with a polysilicon gate electrode provided over an element isolation region and an element forming region.例文帳に追加

素子分離領域と素子形成領域との上に跨って設けられたポリシリコンゲート電極を備えた半導体装置において、Ｈｕｍｐ特性を解消する。 - 特許庁

An element isolation insulating film has a first height in a first region, whereas has a second height higher than the first height in a second region.例文帳に追加

素子分離絶縁膜は、第１領域においては第１の高さを有する一方、第２領域においては第１の高さよりも高い第２の高さを有する。 - 特許庁

The CMOS image sensor comprises a first conductivity type semiconductor substrate provided with a plurality of transistors, an active region overlapping the gate electrode of the transistor, an isolation region contiguous to the active region, and a first conductivity type heavily doped impurity ion region formed between the active region and the isolation region.例文帳に追加

本発明に係るＣＭＯＳイメージセンサは複数のトランジスタを具備する第１導電型の半導体基板と、前記トランジスタのゲート電極とオーバーラップするアクティブ領域と、前記アクティブ領域と隣接する素子分離膜と、前記アクティブ領域と素子分離膜との間に形成される高濃度の第１導電型の不純物イオン領域とを含んでいることを特徴とする。 - 特許庁

The semiconductor element comprises: the recessed channel region formed in a semiconductor substrate while containing the vertical type SOI channel structure which is formed in an active region and the element isolation structure defining the active region and is positioned at the side walls of the element isolation structure on both the sides in the longitudinal direction of the gate region; and a gate structure formed at the upper part of the recessed channel region of the gate region.例文帳に追加

半導体基板内に形成され、活性領域を画成する素子分離構造と活性領域内に形成され、ゲート領域の長手方向で両側の素子分離構造の側壁に位置した垂直型ＳＯＩチャンネル構造を含むリセスチャンネル領域と、ゲート領域のリセスチャンネル領域の上部に形成されるゲート構造物を含む半導体素子及びその製造方法。 - 特許庁

The memory cell array comprises the first floating gate region 42 having memory cells surrounded by the isolation regions 45, the second floating gate region 48 formed selectively only on the first floating gate region 42, the dielectric layer 51 formed on the second floating gate region 48 and the isolation region 45, and a control gate 52 formed on the dielectric layer 51 provided on the first floating gate region 42.例文帳に追加

メモリセルアレイは、各メモリセルが、アイソレーション領域45により囲まれた第1浮遊ゲート領域42と、第1浮遊ゲート領域42のみに選択的に形成された第2浮遊ゲート領域48と、第2浮遊ゲート領域48及びアイソレーション領域45上に形成された誘電層51と、第1浮遊ゲート領域42上に設けられた誘電体51上に形成された制御ゲート52とを含む。 - 特許庁

The flash memory includes an element isolation film and an active region formed at a substrate, a plurality of stacked gates formed on the active region, a deep implant region formed at a lower portion of the element isolation film and the active region between the stacked gates, and a shallow implant region formed at a surface of the active region between the stacked gates.例文帳に追加

基板に形成された素子分離膜及び活性領域と、前記活性領域上に形成された複数のスタックゲートと、前記各スタックゲートの間の素子分離膜の下側及び活性領域に形成された深いインプラント領域と、前記各スタックゲートの間の活性領域の表面に形成された浅いインプラント領域とを含んでフラッシュメモリを構成する。 - 特許庁

This semiconductor device includes an element isolation film formed in a predetermined region of a semiconductor substrate to define a cell active region, a resistor active region, and a mask ROM active region and a floating junction region, a resistive junction region, and a channel junction region which are respectively formed in those active regions.例文帳に追加

この半導体装置は半導体基板の所定領域に形成されてセル活性領域、抵抗体活性領域及びマスクＲＯＭ活性領域を限定する素子分離膜及びこれら活性領域に各々形成される浮遊接合領域、抵抗接合領域及びチャンネル接合領域を含む。 - 特許庁

To provide a shallow trench element isolation method of a nonvolatile memory, which modifies the negative inclination of a field region in the memory.例文帳に追加

フィールド領域のネガティブ傾斜を改善する不揮発性メモリの浅いトレンチ素子分離方法を提供する。 - 特許庁

To dissolve adverse influences on a performance of a MISFET by a stress from a trench isolation in an active region.例文帳に追加

活性領域におけるトレンチ分離からのストレスによるＭＩＳＦＥＴの性能への悪影響を解消する。 - 特許庁

Further, a recess part 6 is provided which reaches the p^+-type isolation layer 11 from the reverse side of the n-type drift region 1.例文帳に追加

また、ｎ型ドリフト領域１の裏面から、ｐ^+型分離層１１に達する凹部６が設けられている。 - 特許庁

To prevent external diffusion in drive-in diffusion of impurities added for isolation region formation of a P-N junction.例文帳に追加

ＰＮ接合の分離領域形成用に添加された不純物のドライブイン拡散での外方拡散を防止する。 - 特許庁

A level difference is formed from the central portion of an element isolation insulating film 313 to a first element activating region side.例文帳に追加

素子分離絶縁膜３１３の中央部から第１の素子活性領域側に段差が形成されている。 - 特許庁

The n^+ type semiconductor region NVk is extended to a deeper position than the trench type isolation regions 3.例文帳に追加

このｎ^＋型の半導体領域ＮＶｋは、溝型の分離部３よりも深い位置まで延在されている。 - 特許庁

Then, a resist mask 4 which discloses a part where an element isolation region is provided is formed on the Si nitride film 3.例文帳に追加

次に、Ｓｉ窒化膜３上に、素子分離領域を形成する部分を露出するレジストマスク４を形成する。 - 特許庁

To prevent a dislocation produced at the bottom of a trench device- isolation region from spreading to the surface of a silicon substrate.例文帳に追加

トレンチ素子分離領域の溝底部に発生する転位をシリコン基板表面に伝搬させないようにする。 - 特許庁

A gate oxide film 12 and a gate electrode 13 are formed on a substrate 10 encircled by a device isolation region 11.例文帳に追加

素子分離領域１１に囲まれた基板１０上にゲート酸化膜１２、ゲート電極１３を形成する。 - 特許庁

Also, a necking portion is formed in the end portion, at a first element activating region side of the element isolation insulating film 313.例文帳に追加

素子分離絶縁膜３１３の前記第１の素子活性領域側の端部にくびれ部が形成されている。 - 特許庁

Metal wiring 14 to be connected to an isolation region 12e is formed on a first insulating layer 13.例文帳に追加

第１絶縁層１３の上には、アイソレーション領域１２ｅに接続される金属配線１４が形成されている。 - 特許庁

To provide a thin film solar cell that stably secures insulated breakdown voltage necessary in an insulating isolation region.例文帳に追加

絶縁分離領域において必要な絶縁耐電圧を安定して確保できる薄膜太陽電池を提供する。 - 特許庁

When a forward voltage is applied, the first reverse FP 55 stops a depletion layer extending from the isolation region 30.例文帳に追加

順方向の電圧印加時、第１逆方向ＦＰ５５は、分離領域３０から伸びる空乏層を止める。 - 特許庁

The circumference of the source and drain regions are surrounded with the complete isolation region 157b, excluding the gate electrode and its vicinity.例文帳に追加

ソース、ドレイン領域の周辺は、ゲート電極近傍を除いて、完全分離領域１５７ｂで囲まれる。 - 特許庁

A trench isolation region 12 having a dummy pattern 12DMY of trench is formed on a semiconductor substrate 10.例文帳に追加

半導体基板１０上にトレンチのダミーパターン１２ＤＭＹを有するトレンチ素子分離領域１２を形成する。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed over a surface of a substrate (102), an n-type drain-side diffusion region 112 and an n-type source-side diffusion region 114 formed over a surface of the p-type low concentration region 110, an element isolation insulating layer 132, and an element isolation insulating layer 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The field-effect transistor (142) includes a p-type low concentration region 110 formed on a surface of a substrate (102), an n-type drain side diffusion region 112 and an n-type source side diffusion region 114 arranged on a surface of the p-type low concentration region 110, and an element isolation insulating film 132 and an element isolation insulating film 134.例文帳に追加

電界効果トランジスタ（１４２）は、基板（１０２）表面に形成されたｐ型低濃度領域１１０と、ｐ型低濃度領域１１０表面に設けられたｎ型ドレイン側拡散領域１１２およびｎ型ソース側拡散領域１１４と、素子分離絶縁膜１３２および素子分離絶縁膜１３４とを含む。 - 特許庁

The semiconductor device includes: a semiconductor layer; an element isolation film formed in the semiconductor layer; a semiconductor layer in an active region surrounded by the element isolation film; and a gap, formed on a sidewall portion of the semiconductor layer in the active region which extends in a depth direction, and at boundary between the element isolation film and the active region.例文帳に追加

本発明に係る半導体装置は、半導体層と；前記半導体層中に形成された素子分離膜と；前記素子分離膜によって囲まれたアクティブ領域の半導体層と；前記アクティブ領域の半導体層の深さ方向における側壁部であり、前記素子分離膜との境界部分に形成された空隙部とを備える。 - 特許庁

Each of the capacitors at both ends of the active region 40 has an impurity diffusion layer in the inner wall of the isolation trench 2 (the side wall of the active region 40) as the storage electrode, and the N type conductive film 4n in the isolation trench 2 as the cell plate electrode.例文帳に追加

活性領域４０の両端のキャパシタは、分離トレンチ２の内壁（活性領域４０の側壁）の不純物拡散層をストレージ電極とし、分離トレンチ２内のＮ型導電性膜４ｎをセルプレート電極とする。 - 特許庁

In an end region surrounding the element region, a trench isolation film 31 is formed, and inside and outside of the trench isolation film 31 also, p-type semiconductor pillar layers 13A and n-type semiconductor pillar layers 14A are formed.例文帳に追加

この素子領域を囲う終端領域にトレンチ絶縁膜３１が形成され、このトレンチ絶縁膜３１の内側及び外側にも、ｐ型半導体ピラー層１３Ａ及びｎ型半導体ピラー層１４Ａが記載されている。 - 特許庁

The diffusion layer electrode is so formed as to contain the top face of the edge of the boundary in the diffusion layer region, but not contain the top face of the edge of the boundary in the trench-type element isolation region, and so is separated from the isolation.例文帳に追加

拡散層電極は、拡散層領域における境界端部上面を含み、溝型素子分離領域における境界端部上面を含まないように形成されることにより、素子分離と分離されている。 - 特許庁

The p^+ isolation region 24 is so formed as to touch a p-type channel stopper region 21 formed on the surface of the first principal plane and a p-type collector layer 9 formed on the surface layer of the second principal plane in the isolation structure 120.例文帳に追加

ｐ^+分離領域２４は、分離構造部１２０において、第１主面の表面に形成されたｐ型チャネルストッパー領域２１および第２主面の表面層に形成されたｐ型コレクタ層９に接するようにする。 - 特許庁

A semiconductor laser region (LD region) 100a equipped with a strip-form waveguide structure and an EA-type light modulator region (EA region) 100b are made, with an isolation region 100c in-between, on a semiconductor substrate 1 consisting of InP or the like.例文帳に追加

ＩｎＰ等からなる半導体基板１上に、ストライプ状の光導波路構造を備えた半導体レーザ領域（ＬＤ領域）１００ａとＥＡ型光変調器領域（ＥＡ領域）１００ｂがアイソレーション領域１００ｃを挟んで形成されている。 - 特許庁

The gate region 3 of a junction type field effect semiconductor element is provided on the inner region 15 of the N type epitaxial layer 10 serving as the source-drain region of the junction type field effect semiconductor element while being surrounded by the internal isolation region 1.例文帳に追加

内部分離領域１で囲まれて接合型電界効果半導体素子のソース／ドレイン領域となるＮ型エピタキシャル層１０の内側領域１５上に接合型電界効果半導体素子のゲート領域３を設ける。 - 特許庁

On the other hand, because the P type shallow well region 212 is separated by the deep element isolation region 226 and the N type deep well region 227, a plurality of P type shallow well region 212 separating each other can be formed easily.例文帳に追加

一方、Ｐ型の浅いウェル領域２１２は、深い素子分離領域２２６とＮ型の深いウェル領域２２７とによって分離されるから、互いに独立したＰ型の浅いウェル領域２１２を容易に複数形成することができる。 - 特許庁