「isolation region」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

A resist pattern 15 where a prescribed region on an element isolation insulating film 12 is exposed is formed on the polysilicon layer 14.例文帳に追加

次にポリシリコン層１４に対し、素子分離絶縁膜１２上の所定領域を露出させるレジストパターン１５を形成する。 - 特許庁

Thereby, the porous silicon region is selectively oxidized into an insulating isolation layer (SiO2) 16a for isolating between elements.例文帳に追加

これにより多孔質シリコン領域は、選択的に酸化され、素子間を分離するための絶縁分離層（ＳｉＯ_2 ）１６ａとなる。 - 特許庁

The solid state imaging apparatus includes a photodiode (PD) 12, a VCCD 13, an element isolation region 15, a light shielding film 41, and an opening 18.例文帳に追加

固体撮像装置は、フォトダイオード（ＰＤ）１２、ＶＣＣＤ１３、素子分離領域１５、遮光膜４１、開口１８を備える。 - 特許庁

The element isolation region 14c contains Zn combined with H and has higher resistance than the p-type clad regions 14a and 14b.例文帳に追加

この素子分離領域は、Ｈと結合したＺｎを含んでおり、各ｐ型クラッド領域よりも高い抵抗を有している。 - 特許庁

To provide a semiconductor device which is capable of oxidation-processing an insulating material embedded in a groove for a component isolation region etc. at a low temperature.例文帳に追加

素子分離領域などの溝に埋め込んだ絶縁物を低温で酸化処理できる半導体装置のを提供する。 - 特許庁

A first isolation film 117 is formed on one portion of the contact plugs, the remaining contact holes are exposed, a second isolation film 119 for setting a region in which metal lines 122a-122c are formed is formed, and metal lines are formed between the second isolation films.例文帳に追加

それらコンタクトプラグのうちの一部の上に第１隔離膜(117)を形成し、コンタクトプラグの他の残りのものを露出させ、金属配線(122a〜122c)が形成される領域を設定するための第２隔離膜(119)を形成し、その第２隔離膜の間に金属配線を形成する。 - 特許庁

To provide a method for fabricating a semiconductor device in which isolation can be effected easily and surely by retarding formation of a void even if a trench becoming an isolation region is filled with an insulator.例文帳に追加

素子分離領域となる溝に絶縁物を充填してもボイドが形成されにくくすることで、容易且つ確実に素子分離を行うことを可能とした半導体装置の製造方法を提供する。 - 特許庁

Related to a method for manufacturing a flash memory, a low-voltage transistor part constituting a peripheral circuit goes through many etching processes, so an isolation oxide film 101a in that region is eroded for degraded isolation characteristics.例文帳に追加

フラッシュメモリの製造方法では、周辺回路を構成する低電圧トランジスタ部がエッチング工程を多く経るため、その領域の分離酸化膜１０１ａが浸食され、分離特性が悪くなっていた。 - 特許庁

The present invention relates to the element isolation film manufacturing method of the semiconductor device; in particular, after removing a liner oxide film of a peripheral circuit region and oxidizing a liner oxynitride film, an element isolation film is formed.例文帳に追加

本発明は半導体素子の素子分離膜製造方法に関するもので、特に周辺回路領域のライナー酸化膜を除去してライナー窒化膜を酸化させたあと素子分離膜を形成した。 - 特許庁

To provide a method of fabricating a flash memory device which facilitates the etching process of a device isolation film to be executed after gate patterning by lowering the height of the device isolation film formed in a peripheral region.例文帳に追加

周辺領域に形成される素子分離膜の高さを下げるように形成して、ゲートパターニング後に実施する素子分離膜のエッチング工程を容易にするフラッシュメモリ素子の製造方法を提供する。 - 特許庁

To provide a method of forming an element isolation region wherein a trench can be formed deep to improve electrical isolation without deteriorating the insulator embedding performance.例文帳に追加

本発明の目的は、絶縁物による埋込み性を悪化させることなく、電気的な分離性を向上させるために溝を深く形成できる素子分離領域の形成方法を提供することを目的とする。 - 特許庁

To enable minimization of the increase of the number of steps by an easy method and protection of a rear side of a semiconductor substrate from contaminated metals such as Cu, upon formation of an element isolation region by an STI(shallow trench isolation) method.例文帳に追加

ＳＴＩ法による素子分離領域を形成する際、容易な方法でかつ工程数の増加を最小限に抑え、半導体基板の裏面をＣｕ等の汚染金属から保護する。 - 特許庁

A surface layer of a substrate 1 is subjected to dielectric isolation by using a trench 2 formed by an STI technique and an element isolation insulating film 4 with which the inside of the trench 2 is filled, and an element forming region is formed.例文帳に追加

基板１の表層部をＳＴＩ技術により形成したトレンチ２とトレンチ２内に充填した素子分離絶縁膜４とにより絶縁分離して素子形成領域を形成する。 - 特許庁

A field region 15 surrounding the insulated isolation trench 13 is provided thereon with an electrode pad 16 electrically connected to the field region 15, an electrode pad 17 electrically connected to the element forming region 12a, and an electrode pad 19 electrically connected to buried polysilicon filled into the insulated isolation trench 13.例文帳に追加

絶縁分離トレンチ１３の周囲のフィールド領域１５上には、フィールド領域１５と電気的に接続された電極パッド１６、素子形成領域１２ａと電気的に接続された電極パッド１７並びに絶縁分離トレンチ１３内に充填された埋込ポリシリコンと電気的に接続された電極パッド１９が設けられる。 - 特許庁

Boron ion 5 is implanted selectively to a region for isolation region formation via a thermal silicon oxide film on a P-type semiconductor substrate 1, boron 6 is added to an epitaxial layer 2, a silicon oxide film 10 of a low temperature is formed on the semiconductor substrate 1, and an isolation region 8 is formed by drive-in diffusion.例文帳に追加

Ｐ型半導体基板１上の熱シリコン酸化膜を介して分離領域形成用の領域に選択的にボロンイオン５を注入しエピタキシャル層２にボロン６を添加し、半導体基板１上に低温のシリコン酸化膜１０を形成し、ドライブイン拡散をして分離領域８を形成する。 - 特許庁

In the semiconductor device which includes an HCBT 100 having an N-hill layer 11 on an Si substrate 1 and an open region 21 opened to a shallow trench isolation 6 as an element isolation region surrounding the N-hill layer 11; amorphous Si films 30, 31 having no surface orientation are formed on the open region 21.例文帳に追加

Ｓｉ基板１上のＮ−ｈｉｌｌ層１１と、Ｎ−ｈｉｌｌ層１１を囲む素子分離領域であるシャロートレンチアイソレーション６に開口されたオープン領域２１と、を備えたＨＣＢＴ１００を含む半導体装置において、オープン領域２１上に面方位のないアモルファスＳｉ膜３０，３１を形成する。 - 特許庁

In the semiconductor device having a trench isolation structure, at least one well region and a MOS type transistor are formed at the high supply voltage circuit portion, and a pair of carrier capture regions for preventing latchup are formed and arranged on an under surface of a trench isolation region in the vicinity of an end of the well region.例文帳に追加

トレンチ分離構造を有する半導体装置において、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタが形成されて成り、ウエル領域の端部近傍のトレンチ分離領域下面にラッチアップを防止するための一対のキャリア捕獲領域を形成し配置する。 - 特許庁

The HDP oxide film 108 which is formed on a small area isolating active region 105, the large area active region 106 and the small area crowding active region 107 is polished and eliminated, and an insulating film 108a for isolation whose surface is flattened is formed only in the element isolation trench 104.例文帳に追加

その後、小面積孤立活性領域１０５、大面積活性領域１０６及び小面積密集活性領域１０７上に形成されているＨＤＰ酸化膜１０８を研磨除去して、素子分離溝１０４内のみに表面の平坦化された分離用絶縁膜１０８ａを形成する。 - 特許庁

Further, the element has a plurality of second conductivity-type semiconductor layers (53A, 53B) formed in the first conductivity-type semiconductor substrate (52) or the semiconductor layer and separated at the isolation region (55), and an antireflection film (57) formed on a light-receiving region (61), including the isolation region and a plurality of second conductivity-type semiconductor layers.例文帳に追加

また、第１導電型の半導体基板（５２）または半導体層に形成され、分離領域（５５）で分離された複数の第２導電型の半導体層（５３Ａ，５３Ｂ）と、分離領域及び複数の第２導電型の半導体層を含む受光領域）６１）上に形成された反射防止膜（５７）を有する。 - 特許庁

This semiconductor device comprises the element isolation insulating film 2 formed in a SOI layer 13 interposing an element-forming region, source/drain regions 8a, 8b formed in the element-forming region interposing a channel region, and titanium silicide films 40 formed on the source/drain regions 8a, 8b spacing away from the element isolation insulating film 2.例文帳に追加

ＳＯＩ層１３に素子形成領域を挟んで形成される素子分離酸化膜２と、素子形成領域にチャネル領域を挟んで形成されるソース／ドレイン領域８ａ，８ｂと、素子分離酸化膜２と間隔を隔ててソース／ドレイン領域８ａ，８ｂに形成されるチタンシリサイド膜４０とを備えている。 - 特許庁

There is provided a MOS transistor, wherein a gate electrode 104 is formed via a gate insulating film 103 on a silicon substrate 101, so as to straddle the border of an element isolation region 102 formed in a silicon substrate 101, and regions other than the element isolation region 102.例文帳に追加

シリコン基板１０１に形成された素子分離領域１０２とその素子分離領域１０２以外の領域との境界を跨ぐように、シリコン基板１０１上にゲート絶縁膜１０３を介してゲート電極１０４が形成されたＭＯＳトランジスタを備える。 - 特許庁

In an nMOS, the plane of the source/drain region parallel to the gate width direction is brought into contact with an element isolation film into which a silicon nitride film is inserted, and the plane of the source/drain region in parallel to a gate length direction comes into contact with the element isolation film composed only of a silicon oxide film.例文帳に追加

ｎＭＯＳにおいては、ゲート幅方向と平行なソース・ドレイン領域の面がシリコン窒化膜が挿入された素子分離膜と接し、ゲート長方向と平行なソース・ドレイン領域の面がシリコン酸化膜のみからなる素子分離膜と接している。 - 特許庁

This semiconductor device is good enough to be provided with an element isolation region E1 only on both sides of one element region E2, so that the semiconductor device has a structure of small occupation area wherein element regions E2 and element isolation regions E1 are both as small in number as possible.例文帳に追加

又、この半導体装置の場合、一つの素子領域Ｅ２の両側にだけ素子分離領域Ｅ１を設ければ良いので、素子領域Ｅ２及び素子分離領域Ｅ１の両方が可能な限り少ない個数で占有面積の小さな構造を持つ。 - 特許庁

In the reverse-blocking insulated gate bipolar transistor of which the substrate thickness is ≤150 μm, a trench groove 23 for isolation region formation formed on a first principal surface side is used to form an isolation diffusion region 32.例文帳に追加

基板の厚さが１５０μｍ以下の逆阻止型絶縁ゲート形バイポーラトランジスタにおいて、第一主面側に形成した分離領域形成用トレンチ溝２３を利用して分離拡散領域３２が形成されている逆阻止型絶縁ゲート形バイポーラトランジスタとする。 - 特許庁

The TEG pattern includes a plurality of element isolation film patterns 123 with a predetermined space between; an active region pattern 125 formed between these element isolation film patterns 123; and a metal 1 contact pattern 127 formed in the active region pattern 125.例文帳に追加

テグパターンは、所定の間隔を置いて複数で形成される素子分離膜パターン１２３と、該素子分離膜パターン１２３の間に形成されたアクティブ領域パターン１２５と、及びアクティブ領域パターン１２５内に形成されたメタル１コンタクトパターン１２７とを含む。 - 特許庁

To provide a CMOS image sensor that can be sufficiently increased in the number of pixels by making a pixel isolation region narrow, and can have high resolution by suppressing transmission of visible light incident on an adjacent pixel to the pixel isolation region.例文帳に追加

画素分離領域を狭小化することによって画素数を十分に増大させることができ、隣接する画素に入射した可視光の前記画素分離領域に対する透過を抑制し、高い解像度を得ることが可能なＣＭＯＳイメージセンサを提供する。 - 特許庁

For a semiconductor device in a control system circuit region around a cell, an element isolation region 16 to isolate the element region 10 of a semiconductor substrate 11 is made, and a first conductive layer 13 is made through a first insulating film 12 in the element region 10.例文帳に追加

セル周辺制御系回路領域における半導体装置は、半導体基板１１の素子領域１０を分離する素子分離領域１６が形成され、素子領域１０に第１の絶縁膜１２を介して第１の導電層１３が形成されている。 - 特許庁

A stress effect relaxation region B with a width of 2 μm or more of relaxing the stress effect of affecting the operating characteristic of the element in which an element isolation region 20 is formed in each active region 11 on the periphery of a circuit forming region A.例文帳に追加

回路形成領域Ａの周囲には、素子分離領域２０が各活性領域１１に形成される素子の動作特性に影響を与える応力効果を緩和するための２μｍ以上の幅を持つ応力効果緩和領域Ｂが形成されている。 - 特許庁

A drain region of the N-type MOS transistor for protection against ESD is electrically connected to a drain contact region formed of an impurity diffusion region identical in conductivity with the drain region via a drain extension region formed of an impurity diffusion region identical in conductivity with the drain region disposed on a side face and a lower face of a trench isolation region.例文帳に追加

ＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域は、トレンチ分離領域の側面および下面に設置されたドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレイン延設領域を介して、ドレイン領域と同一の導電型の不純物拡散領域によって形成されたドレインコンタクト領域と電気的に接続している半導体装置とした。 - 特許庁

The device further comprises: a plurality of first semiconductor regions 111, 112, and 113 of a first conductive type that are separated by the element isolation insulating film one another; and a second semiconductor region 115 of a first conductive type that is formed on the element isolation insulating film in a lattice shape in the substrate and functions as a pixel isolation region.例文帳に追加

更に、前記装置は前記素子分離絶縁膜により互いに分離された第１導電型の複数の第１半導体領域１１１，１１２，１１３と、前記基板内において前記素子分離絶縁膜上に格子状に形成され、画素分離領域として機能する第１導電型の第２半導体領域１１５とを備える。 - 特許庁

In a method of manufacturing the semiconductor device, an element isolation film 2 having an element region 2a and an opening 2b for electric discharge is formed on a semiconductor substrate 1, and the gate insulation film 3 is formed on the part of the element region 2a.例文帳に追加

半導体基板１上に、素子領域２ａ及び放電用開口部２ｂを有する素子分離膜２を形成し、素子領域２ａの一部にゲート絶縁膜３を形成する。 - 特許庁

In a MOS type semiconductor device which makes an element separation by a trench element isolation region, in a pMOS, the length of the source/drain region in the channel direction is set to 1 μm or less.例文帳に追加

トレンチ型の素子分離領域によって素子分離がなされたＭＯＳ型半導体装置において、ｐＭＯＳにおいては、チャネル方向のソース・ドレイン領域の長さを1μｍ以下とする。 - 特許庁

Single crystal silicon 10 is deposited on a sapphire substrate 10 and Si3N4 is deposited in an active region and then they are oxidized to fom an oxide film 30 at an isolation region.例文帳に追加

サファイア基板１０上に単結晶シリコン１０を形成させると共に、アクティブ領域にＳｉ_3 Ｎ_4 を形成して酸化処理を行うと、素子分離部に酸化膜３０が形成される。 - 特許庁

Thus, the device isolation region 13 with a practically equal height from the semiconductor substrate 11 can be achieved while a desirable device region with a different SOI-Si layer thickness can be formed.例文帳に追加

半導体基板１１からの高さが実質的に一様な素子分離領域１３が得られると共にＳＯＩ−Ｓｉ層厚さの異なる所望の素子領域が形成される。 - 特許庁

On the other hand, not only a trench isolation film 12 is loaded in the trench of the peripheral voltage withstanding structure 20b but also p^+region 6 is formed on a bottom of the trench closest to the active region.例文帳に追加

一方、周辺耐圧構造部２０ｂのトレンチには、トレンチ絶縁膜１２が充填されるとともに、活性領域に最も近いトレンチの底部にはｐ^+領域６が形成されている。 - 特許庁

When viewed from the upper face side of the N^- type silicon substrate 1, the P-type isolation region 2 is formed to surround N^- region 1a, which is a part of the N^- type silicon substrate 1.例文帳に追加

また、Ｎ^-型シリコン基板１の上面側から眺めた場合、Ｐ型分離領域２は、Ｎ^-型シリコン基板１の一部分であるＮ^-領域１ａを取り囲んで形成されている。 - 特許庁

The semiconductor device 100 includes a substrate (for example, a P-type semiconductor substrate 3) and an element isolation region 2 isolating an element formation region 1 formed on the substrate from other regions.例文帳に追加

半導体装置１００は、基板（例えば、Ｐ型半導体基板３）と、基板に形成され素子形成領域１を他の領域と分離する素子分離領域２と、を有している。 - 特許庁

To provide a semiconductor device capable of suppressing a reverse current in a boundary without forming a deep isolation structure formed between a diode region and an IGBT region.例文帳に追加

ダイオード領域とＩＧＢＴ領域の間に形成される分離構造を深くすることなく、境界部における逆電流を抑制することができる半導体装置を提供する。 - 特許庁

Otherwise the border side of the insulating gate field effect transistor in channel direction among the border sides between the element active region and the channel element isolation region is coated with the gate electrode.例文帳に追加

あるいは、素子活性領域と溝素子分離領域との境界辺のうち絶縁ゲート電界効果トランジスタのチャネル方向の境界辺が上記ゲート電極で被覆されている。 - 特許庁

A source/drain region 64 is formed in each region defined by the pair of word lines wl and an adjacent isolation film 52 being traversed by the pair of word lines wl.例文帳に追加

隣接した一対のワードラインｗｌと、これら一対のワードラインｗｌが横切る隣接した素子分離膜５２とで画定された領域の各々にソース／ドレーン領域６４が形成される。 - 特許庁

At the low layer part of a p-type well layer 5, heavily doped p^+ type region 11 is provided at a position deeper than a trench 3 (element isolation part and so as to connect a contact region 10 from a transistor part.例文帳に追加

ｐ型ウェル層５の下層部において、トレンチ３（素子分離部）よりも深い位置で、かつ、トランジスタ部からコンタクト領域１０を繋ぐように高濃度のｐ^+型領域１１を備える。 - 特許庁

After a trench type element isolation insulating film 2 enclosing an active region is formed in a semiconductor substrate 1, a gate insulating film 3 and a gate electrode 4 are formed on the active region.例文帳に追加

半導体基板１に活性領域を囲むトレンチ型の素子分離絶縁膜２を形成した後、活性領域上にゲート絶縁膜３及びゲート電極４を形成する。 - 特許庁

The semiconductor device 60 comprises the PNP type bipolar transistor 66 wherein elements are isolated by an element isolation region 62 and an insulating well region 64, in a p-type substrate 68.例文帳に追加

本半導体装置６０は、素子分離領域６２及び絶縁ウエル領域６４により素子分離されているＰＮＰ型バイポーラトランジスタ６６をｐ型基板６８に備えている。 - 特許庁

The semiconductor device comprises a semiconductor substrate, a first element region as a source/drain region having a gate electrode formed within the semiconductor substrate, an element region formed in the periphery of the first element region, and recessed portions formed to the two sides provided facing each other of the first element region having the element isolation region formed therein in the inside.例文帳に追加

半導体装置は、半導体基板と、前記半導体基板内に形成され、ゲート電極を有するソース／ドレイン領域としての第１の素子領域と、前記第１の素子領域の周囲に形成された素子分離領域と、前記第１の素子領域の対向する２辺に形成され、内部に前記素子分離領域が形成された凹部とを有する。 - 特許庁

The isolation separation trenches are formed so that each element formation region forming the dual-face electrode element includes a p-conductivity type semiconductor region and an n-conductivity type semiconductor region forming the pn column region, and the dual-face electrode elements are formed to use the p- or n-conductivity type semiconductor region as a drift region.例文帳に追加

そして、両面電極素子を構成する各素子形成領域がｐｎコラム領域を構成するｐ導電型半導体領域とｎ導電型半導体領域を含むように絶縁分離トレンチを形成し、両面電極素子がｐ導電型半導体領域又はｎ導電型半導体領域をドリフト領域とするようにした。 - 特許庁