Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
「region below」に関連した英語例文の一覧と使い方 - Weblio英語例文検索
[go: Go Back, main page]

1153万例文収録!

「region below」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > region belowに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

region belowの部分一致の例文一覧と使い方

該当件数 : 691



例文

Each region has their own names for this festival (see below). 例文帳に追加

地方によって呼び方が異なる(後述)。 - Wikipedia日英京都関連文書対訳コーパス

the region lying on or over the stomach (just below the sternum) 例文帳に追加

胃の上、または、胃の周りの領域(胸骨の直下) - 日本語WordNet

A p-type semiconductor region 45 is formed as a pocket region below a channel forming region 25 in a memory cell forming region.例文帳に追加

メモリセル形成領域のチャネル形成領域25の下部にポケット領域としてp型半導体領域45を形成する。 - 特許庁

The region just below a photo-gate electrode PG is composed of an electric field concentration region 1G.例文帳に追加

フォトゲート電極PG直下の領域は、電界集中領域1Gからなる。 - 特許庁

例文

The impurity region 9 is formed directly below the source region 5 along the overall bottom of the source region, and is also formed directly below the semiconductor layer 3 between the source region 5 and the drain region 6.例文帳に追加

不純物領域9は、ソース領域5の直下においてその底部の全領域に渡って形成され、ソース領域5とドレイン領域6との間の半導体層3の直下にも形成されている。 - 特許庁


例文

Below the well region 26, a P+ embedded layer 23 is formed.例文帳に追加

ウェル領域26の下部にはP+埋込層23を形成する。 - 特許庁

In an insulated-gate semiconductor device, in an active region, only a source region is exposed between gate electrodes 7 and a first body region 13a is provided below the source region.例文帳に追加

動作領域において、ゲート電極間にはソース領域のみが露出し、ソース領域下方に第1ボディ領域を設ける。 - 特許庁

On the both sides of the gate region 66, a source region 68 composed of an n-region and a drain region 70 are formed and a channel region 72 composed of an n-region is formed below the gate region 66.例文帳に追加

ゲート領域66の両側には、n^+領域からなるソース領域68、ドレイン領域70が形成され、ゲート領域66の下方がn領域からなるチャネル領域72となっている。 - 特許庁

Further, a P+ buried layer 23 is formed below the well region 26.例文帳に追加

ウェル領域26の下部にはP+埋込層23を形成する。 - 特許庁

例文

The drain region 41 is formed deep below a gate 40.例文帳に追加

また、ドレイン領域41は、ゲート40下まで深く形成されている。 - 特許庁

例文

A P floating region 51 is arranged below the trench 21 and a P floating region 54 below the trench 25.例文帳に追加

そして,トレンチ21の下方にはPフローティング領域51が,トレンチ25の下方にはPフローティング領域54がそれぞれ設けられている。 - 特許庁

When the similarity is below the threshold, the region is not integrated.例文帳に追加

また、類似度が閾値以下であればその領域の統合は行わない。 - 特許庁

A first conductive type deep well is arranged in the separation region at a place below the stripe-shape active region.例文帳に追加

第一導電型の深ウェルは、分離領域とストライプ状アクティブ領域の下に配置する。 - 特許庁

A lead-out layer of the body region is arranged below a source region 14S via an insulating layer 4.例文帳に追加

ソース領域14Sの下に絶縁層4を介してボディ領域の引き出し層を設ける。 - 特許庁

Thus, a thickness of a p-type region increases below the N-type well region 20.例文帳に追加

これにより、N型ウェル領域20の下方において、P型を有する領域の厚さが増す。 - 特許庁

Also, a p^-well 16 is formed below the STI region 5, and a p^+ diffusion region 17 is formed in the region separated from the region right below the regions 6-8 inside the p^-well 16.例文帳に追加

また、STI領域5の下方にはP^−ウエル16を形成し、P^−ウエル16の内部における領域6乃至8の直下域から離間した領域にはP^+拡散領域17を形成する。 - 特許庁

For this reason, a region 138 of low impurity concentration is formed immediately below the channel region of a dynamic threshold transistor, and further a region 126 of high impurity concentration can be formed immediately below the region 138.例文帳に追加

そのため、動的閾値トランジスタのチャネル領域の直下には不純物濃度の薄い領域138を形成し、さらにその下には不純物濃度が濃い領域126を形成することができる。 - 特許庁

A semi-insulative region 6c is formed at a region directly below or almost immediately below a contact 7c in a pn junction surface 20 between a first conductivity type region 5 and a second conductivity type region 8.例文帳に追加

第一導電型領域5と第二導電型領域8とのpn接合面20内の、コンタクト部7cの直下領域又は概ね直下領域に半絶縁性領域6cを備える。 - 特許庁

A plurality of through-holes 13 are formed in a region of a semiconductor substrate 1 positioned below a drain region (an element region other than a P-type well region 5).例文帳に追加

ドレイン領域(P型ウェル領域5以外の素子領域)下方に位置する半導体基板1領域に複数の貫通孔13を形成する。 - 特許庁

A gate electrode 21 is provided above the floating region 18, but the well layer 16 is located below the region 18.例文帳に追加

浮遊領域18の井戸層16と反対側の位置にはゲート電極21が設けられている。 - 特許庁

Note: The Shikoku region and the Okinawa region are omitted in the table since their shares in total exports are all below 0.1%.例文帳に追加

備考:四国地域及び沖縄地域は、輸出に占めるシェアがすべて0.1%未満のため、表から省略。 - 経済産業省

The charge pumps 20 are provided to a region immediately below the memory blocks 1 respectively.例文帳に追加

チャージポンプ20は、メモリブロック1の直下の領域にそれぞれ設けられる。 - 特許庁

The body contact region 21 and the body region are electrically connected via an SOI layer (well region) below the partial trench separation insulating film 8.例文帳に追加

ボディコンタクト領域21とボディ領域とは、部分トレンチ分離絶縁膜8下のSOI層(ウエル領域)を介して電気的に繋がる。 - 特許庁

In the region directly below an upper surface of the semiconductor layer 3 between the source region 5 and the drain region 6, the position 9a where an impurity concentration takes a peak value in the impurity region 9 is established below a lowest end 5a of the source region 5.例文帳に追加

ソース領域5とドレイン領域6との間の半導体層3における上面の直下では、不純物領域9における不純物濃度のピーク位置9aは、ソース領域5の最下端5aよりも下方に設定されている。 - 特許庁

Further, the second N well 11 is formed so as to be located at a region immediately below a collector impurities diffusion region 12.例文帳に追加

また、第2Nウェル11は、コレクタ不純物拡散領域12の右下の領域にくるように形成する。 - 特許庁

The region of the second principal surface facing the region immediately below the photogate electrode PG is optically exposed.例文帳に追加

第2主面におけるフォトゲート電極PG直下の領域に対向する領域は、光学的に露出している。 - 特許庁

The space will be removed from or added to the region below or if there's not enough space from the region above.例文帳に追加

スペースは下方のリージョンから取ったり (に渡したり) するが、もし余裕がなければ上方のリージョンとやり取りする。 - JM

No column region 220 is formed below the two trench gates 230.例文帳に追加

2つのトレンチゲート230の下方にはコラム領域220が形成されていない。 - 特許庁

A p-embedded layer 13 is formed right below the n-diffusion region 5.例文帳に追加

n-拡散領域5の直下には、p-埋め込み層13が形成されている。 - 特許庁

Generally, these hoyo listed below are held, although some difference may exist depending on the sect and region. 例文帳に追加

宗旨、地域によっても異なるが、一般に下記の法要が営まれる。 - Wikipedia日英京都関連文書対訳コーパス

An n^+-type region 2a is formed apart from a p-type base region 3 below a contact region 5 in an n-type drift layer 2.例文帳に追加

n型ドリフト層2のうちコンタクト領域5の下方において、p型ベース領域3から離間するようにn^+型領域2aを形成する。 - 特許庁

The first dope region is formed on the base plate neighbored to the control gate and the second dope region is formed at a place below the first dope region and neighbored to the stray gate while the second dope region serves as a source region and a drain region together with the first dope region.例文帳に追加

第一ドープ領域は制御ゲートに隣接する基板に形成され、第二ドープ領域は第一ドープ領域の下で、浮遊ゲートに隣接するところに形成され、第一ドープ領域と共に、ソース領域とドレイン領域となる。 - 特許庁

Concretely, a first LDD region is formed below the tapered portion of the gate electrode, and a second LDD region is formed below the tapered portion of the gate insulating film.例文帳に追加

具体的には、第1のLDD領域はゲート電極のテーパー部の下に設けられ、第2のLDD領域はゲート絶縁膜のテーパー部の下に設けられる。 - 特許庁

In the well region 11, an N- type source/drain region 151 is stretched from below the N+ type parts 131 on both sides of the gate electrode 13 to below a side wall insulating film 14.例文帳に追加

ウェル領域11においてゲート電極13両端のN^+ 型部分131下から側壁絶縁膜14下に亘ってN^- ソース,ドレイン領域151が延在している。 - 特許庁

The SiC layer is formed from below a channel region of the PMOS transistor P1 to in or below an electrode region constituting the PMOS transistor P1.例文帳に追加

SiC層は、PMOSトランジスタP1のチャネル領域の下方から、PMOSトランジスタP1を構成する電極領域内若しくは電極領域下に渡って、形成される。 - 特許庁

The low-resistance connection layer 13 penetrates the insulating layer 11 right below the p type well region 4 below the gate electrode 6.例文帳に追加

低抵抗接続層13は、ゲート電極6下方においてp形ウェル領域4直下の絶縁層11に貫設されている。 - 特許庁

The thickness of an element forming region 3 below a channel region can sufficiently be secured and a partial depletion-type element is obtained.例文帳に追加

チャネル領域の下の素子形成領域3の厚みを十分確保でき、部分空乏型の素子とされている。 - 特許庁

A P-type buried layer 36 is formed in contact with the deep well region 16 below of the deep well region 16.例文帳に追加

ディープウェル領域16の下方には、ディープウェル領域16に接して、P型の埋込層36が形成されている。 - 特許庁

A p^- impurity region 61 connected to the p^+ impurity region 6 is located below the metal electrode 14.例文帳に追加

p^+不純物領域6に接続されたp^-不純物領域61は金属電極14の下方に位置している。 - 特許庁

On the surface of the semiconductor substrate, a first source/drain region 23 sandwiching a region below the first insulating film is formed.例文帳に追加

半導体基板の表面には、第1絶縁膜下方の領域を挟む第1ソース/ドレイン領域23が形成される。 - 特許庁

On the surface of the semiconductor substrate, second source/drain region 23 sandwiching a region below the second insulating film is formed.例文帳に追加

半導体基板の表面には、第2絶縁膜下方の領域を挟む第2ソース/ドレイン領域23が形成される。 - 特許庁

The field relaxing region is surrounded by the integrated impurity diffusion region 109, and extended below the second region of the gate electrode 106.例文帳に追加

ここで、電界緩和領域は、一体化した不純物拡散領域109に含まれ、且つ、ゲート電極106の第2領域の下方に延在する。 - 特許庁

The first mirror 11 is roughly divided into a first region R1 in contact with the active layer 12, and a second region R2 located below the first region R1.例文帳に追加

第1ミラー11は、活性層12に接する第1領域R1と、第1領域R1の下方に位置する第2領域R2とに大別される。 - 特許庁

In the bottom surface 13 of the concave part 12, a region 13a directly below the LED chip 14 is projected with respect to a region 13b around the region 13a.例文帳に追加

そして、凹部12の底面13におけるLEDチップ14の直下域13aを、直下域13aの周囲の領域13bに対して突出させる。 - 特許庁

The first N well 9 or a predetermined region contacted with the base region 10 is formed so as to be located from the immediately below an emitter impurities diffusion region 15, for example, to a right side region.例文帳に追加

第1Nウェル9は、ベース領域10に接する所定の領域であって、例えばエミッタ不純物拡散領域15の直下から右側領域にくるように形成する。 - 特許庁

A control gate 16 is formed in a region directly below the gate oxide film 28.例文帳に追加

そして、ゲート酸化膜28直下の領域には制御ゲート16が形成されている。 - 特許庁

A first metal or metallized wiring 403 is positioned below the via hole region.例文帳に追加

第1の金属または金属化された配線403は、ビアホール領域の下方に位置する。 - 特許庁

A second metal or metallized wiring 404 is positioned below the via line region.例文帳に追加

第2の金属または金属化された配線404は、ビアライン領域の下方に位置する。 - 特許庁

The extended part 48a is formed below a region excluding the tip part of the beam part 36a.例文帳に追加

延出部48aは、梁部36aの先端部を除く領域の下に形成されている。 - 特許庁

例文

Shield layers 180 and 221 are each provided under and below a digital circuit region.例文帳に追加

ディジタル回路領域下部にシールド層180、上部にシールド層221をそれぞれ設ける。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
本サービスで使用している「Wikipedia日英京都関連文書対訳コーパス」はWikipediaの日本語文を独立行政法人情報通信研究機構が英訳したものを、Creative Comons Attribution-Share-Alike License 3.0による利用許諾のもと使用しております。詳細はhttp://creativecommons.org/licenses/by-sa/3.0/ および http://alaginrc.nict.go.jp/WikiCorpus/ をご覧下さい。
  
日本語WordNet
日本語ワードネット1.1版 (C) 情報通信研究機構, 2009-2025 License. All rights reserved.
WordNet 3.0 Copyright 2006 by Princeton University. All rights reserved.License
  
Copyright Ministry of Economy, Trade and Industry. All Rights Reserved.
  
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
  
Copyright (c) 2001 Robert Kiesling. Copyright (c) 2002, 2003 David Merrill.
The contents of this document are licensed under the GNU Free Documentation License.
Copyright (C) 1999 JM Project All rights reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2025 GRAS Group, Inc.RSS