例文 (999件) |
wiring regionの部分一致の例文一覧と使い方
該当件数 : 2147件
The low-speed operation circuit region portion 100kL is formed as a planar power supply pattern wiring layer in a k-th wiring layer 200k.例文帳に追加
第k配線層200kに低速動作回路領域部分100kLを面状電源供給パターン配線層として形成する。 - 特許庁
The low-speed operation circuit region portion 100nL is formed as a planar ground supply pattern wiring layer in an n-th wiring layer 200n.例文帳に追加
第n配線層200nに低速動作回路領域部分100nLを面状グランド供給パターン配線層として形成する。 - 特許庁
The power supply wiring in the region A is connected to a power supply wiring at the same potential in the other layer and in crossover relation therewith via an interlayer contact.例文帳に追加
領域A内の電源配線は、これとクロスオーバする他層の同電位電源配線と層間コンタクトを介し接続されている。 - 特許庁
Respective signal wirings in a wiring group A are arranged in a wiring region 51, with intervals at least two times the previously set minimum value (S).例文帳に追加
配線群A内の各信号配線を、予め設定される最小値(S)の2倍以上の間隔で、配線領域51に配置する。 - 特許庁
An opening which extends in a direction to traverse a supporting region of the electric wiring member is formed in a supporting member which supports the electric wiring member.例文帳に追加
電気配線部材を支持する支持部材に、電気配線部材の支持領域を横切る方向に延在する開口を設ける。 - 特許庁
The wiring board comprises an insulating substrate 1, a plurality of wiring conductors 2 arranged on the insulating substrate, and a bump electrode 3 formed in each semiconductor element mounting region 7 of the wiring conductor over the region on the insulating substrate, on the opposite sides of the wiring conductor, while traversing the wiring conductor in the longitudinal direction.例文帳に追加
絶縁基材1と、絶縁基材上に整列して設けられた複数の導体配線2と、導体配線の半導体素子搭載領域7に各々形成され、導体配線の長手方向を横切って導体配線の両側の絶縁基材上の領域に亘り形成された突起電極3とを備える。 - 特許庁
This semiconductor device is equipped with actual wiring formed on a wiring layer on a semiconductor substrate and a dummy pattern composed of wiring pieces which have the prescribed shape and are cyclically arranged in a region where no actual wiring of the wiring layer resides.例文帳に追加
本発明の半導体装置は、半導体基板上の配線層に形成された実配線と、配線層の実配線の存在しない領域に、所定形状の複数の配線片を繰り返し配列して形成されたダミーパターンとを備えている。 - 特許庁
The solid-state imaging device in which a multilayer wiring layer 22b in a peripheral circuit region 26 is formed above a multilayer wiring layer 22a in a pixel region 25 has a lateral groove 33 formed in a step portion side wall of the multilayer wiring layers 22a and 22b.例文帳に追加
周辺回路領域26の多層配線層22bが、画素領域25の多層配線層22aよりも高層に形成された固体撮像装置において、多層配線層22a,22bの段差部側壁に横溝33を形成する。 - 特許庁
The macro design step ensures a region which inhibits internal wiring but allows external wiring, vertically and horizontally traversing thereover, and a region in which buffers that serve as repeaters for external wiring can be arranged.例文帳に追加
マクロ設計ステップは、垂直方向及び水平方向に横断するように外部配線可能な内部配線禁止領域及び外部配線のためのリピータとしてのバッファを配置可能なバッファ配置可能領域を予め確保する。 - 特許庁
To scale down the chip size of an LSI by efficiently securing the wiring region of the wiring connected to a hard macro and the wiring region of the key power trunk of an internal functional block, in the case of performing the stratified layout of the LSI.例文帳に追加
LSIの階層レイアウトを行う場合に、ハードマクロに接続される配線の配線領域と内部機能ブロックの基幹電源幹線の配線領域を効率的に確保し、LSIのチップサイズを縮小することを目的とする。 - 特許庁
In a block 1 adjoining the route from a clock-supplying source to a clock-supplying destination, the disturbance to a signal line passing through a wiring inhibiting region 5 can be avoided by generating an arrangement inhibiting region 5 and the wiring inhibiting region 5 in the block 1 along the clock-wiring path-side edge.例文帳に追加
クロック供給源からクロック供給先までの経路に隣接するブロック1において、前記クロック配線経路側の辺沿いに配置禁止領域7と配線禁止領域5を作成することで、配線禁止領域5を通過する信号線の経路を妨害することを避けられる。 - 特許庁
Then, a wiring path is determined for arranging the object wiring in a region other than a region where the plurality of macros in the coordinate region are arranged, and based on the wiring path, the number of wires contained in the division form data is changed to the number of wires for each layer and the number of layers (S6).例文帳に追加
次に、座標領域の複数のマクロが配置される領域以外の領域に対象配線を配置するための配線経路を決定し、配線経路に基づいて、分割形状データに含まれる本数を1層あたりの本数と積層数とに変更する(S6)。 - 特許庁
A product actual pattern region CPA represents a region of a plurality of elements that are connected with a wiring layer, and then integrated into a circuit not shown in the figure.例文帳に追加
製品実パターン領域CPAは、図示しないが複数の素子を配線層で接続し集積回路化した領域を示す。 - 特許庁
A well contact and well wiring for applying well potential to a pixel region of an amplification type solid-state image sensor are provided in the pixel region.例文帳に追加
増幅型固体撮像装置の画素領域のウエル電位を与えるためのウエルコンタクトおよびウエル配線を画素領域内に設ける。 - 特許庁
The divided grooves 106 formed in the wiring board region group 103a disposed on one straight line and the divided grooves 106 formed in the wiring board region group 103b are separated in the second margin region 105.例文帳に追加
一直線上に配置されている配線基板領域群103aに形成された分割溝106と配線基板領域群103bに形成された分割溝106とは、第2の捨て代領域105において分離されている。 - 特許庁
To provide a liquid droplet delivering head capable of ensuring a high density wiring region for a wiring pattern on an existing wiring substrate and capable of implementing the wiring pattern at high density, and to provide a liquid droplet delivering apparatus.例文帳に追加
既存の配線基板上に配線パターンの高密度な配線領域を確保することを可能にし、配線パターンの高密度実装化を可能とした液滴吐出ヘッド及び液滴吐出装置を提供する。 - 特許庁
Thereafter, the copper film and the barrier metal layer 21 in the region other than the wiring grooves 20 are removed by a CMP method, and the wiring lines 22 serving as a second wiring layer whose main conductor layer is formed of the copper film are formed inside the wiring grooves 20.例文帳に追加
その後、配線溝20以外の領域の銅膜およびバリアメタル層21をCMP法により除去して、配線溝20の内部に銅膜を主導体層とする第2配線層の配線22を形成する。 - 特許庁
Scanning wiring and signal wiring are formed on a 1st glass substrate 101a in a matrix form, and thin film transistor elements 108 as nonlinear elements are formed in the region where the scanning wiring intersect the signal wiring.例文帳に追加
第1のガラス基板101aの上に、走査配線と信号配線とがマトリクス状に形成し、走査配線と信号配線とが交差する領域には非線形素子としての薄膜トランンジスタ素子108を形成する。 - 特許庁
The wiring structure includes a substrate 1 which has a first region R1 with many structures formed with fine pitches and a second region R2 formed in a plane, and a metal layer 4 which is formed continuously to the second region R2 among the first region R1 and the second region R2 to form a wiring pattern.例文帳に追加
配線構造体は、微細ピッチで構造体が多数形成された第1の領域R1と、平面状に形成された第2の領域R2とを有する基体1と、第1の領域R1、および第2の領域R2のうち第2の領域R2に連続的に形成されて、配線パターンをなす金属層4とを備える。 - 特許庁
This test coupon 21 for measuring characteristic impedance including a zigzag wiring part 31 wired in a zigzag manner to make wiring intervals constant and a linear wiring part 32 wired linearly is formed in a second region 12 different from a product wiring region 11 on this printed board 1.例文帳に追加
プリント基板1上の製品配線領域11とは異なる第2領域12に、配線間隔が一定となるようにジグザグに配線されるジグザグ配線部31と、直線に配線される直線配線部32とを含む特性インピーダンス測定用テストクーポン21が設けられる。 - 特許庁
A dummy metal pattern 6 made of a plurality of dummy metals 5 is formed only at an arrangement region of the connection wiring 3 or within a range corresponding to an area near the arrangement region thereof in at least one wiring layer of the upper and lower layers of the connection wiring 3 among the plurality of wiring layers.例文帳に追加
複数のダミーメタル5からなるダミーメタルパターン6を、複数の配線層のうち、接続配線3の上層と下層とのうちの少なくとも何れか1つの配線層において、接続配線3の配置領域及びその近傍と対応する範囲にのみ形成する。 - 特許庁
In the semiconductor device wherein a first layer wiring M1, a second wiring layer M2, and a third wiring M3 are situated under a plurality of electrode pads PD1-PDn arranged in the active region, the occupancy of each wiring in the region of the electrode pads PD is made uniform.例文帳に追加
半導体チップのアクティブ領域に配置された複数の電極パッドPD1〜PDn下の第1層配線M1、第2層配線M2および第3層配線M3の配線層毎に、電極パッドPDの領域内に配置される配線の占有率が均一になるようにした。 - 特許庁
The substrate 110 has an upper surface 111 and a lower surface 112, has a wiring layer 113 and a solder mask layer 114 formed on the lower surface 112 and further has a non-wiring region 115, and the solder mask layer 114 almost covers the wiring layer 113 and the non-wiring region 115.例文帳に追加
基板110は上表面111と下表面112とを有し、下表面112には配線層113と半田マスク層114とを形成してさらに非配線領域115を有し、半田マスク層114は配線層113と非配線領域115とを略被覆している。 - 特許庁
A detour section detection section 15 detects the part of the wiring at the exterior of the allowance region as a detour section.例文帳に追加
迂回部検出部15は、許容領域外の配線の部分を迂回部として検出する。 - 特許庁
To easily adjust the parallelism of a contactor region with respect to a wiring board.例文帳に追加
配線基板に対する接触子領域の平行度を容易に調整可能にすることにある。 - 特許庁
A functional element (1) is disposed on the first wiring layer and inside the first region.例文帳に追加
第1の配線層の上であって、かつ第1の領域内に機能素子(1)が配置されている。 - 特許庁
Furthermore, the placing position of each block is optimized while keeping an estimated interval of a wiring region.例文帳に追加
さらに、見積もった配線領域の間隔を保ちつつ各ブロックの配置位置を最適化する。 - 特許庁
On a mother board, there are formed a bonding pad region and a wiring connecting therebetween.例文帳に追加
マザー基板上には、ボンディングパッド領域及びそれらの間を接続する配線を形成する。 - 特許庁
The 2nd pixel portion is formed in the remaining region, sectioned by the data wiring line, of the area.例文帳に追加
第2画素部は、領域のうち、データ配線によって区画される残り領域に形成される。 - 特許庁
Either of the second or the third metal layer may be wired in the first metal wiring region.例文帳に追加
第1のメタル配線領域には、第2または第3メタル層の何れかが配線可能である。 - 特許庁
A conductive layer is provided between a source or drain region and source or drain wiring.例文帳に追加
ソース領域又はドレイン領域とソース配線又はドレイン配線との間に導電層を設ける。 - 特許庁
A crack is formed in a region of the first wiring layer overlapping the resin protrusion.例文帳に追加
第1の配線層における樹脂突起と重複する領域には、ひび割れが形成されている。 - 特許庁
The anode leading-out wiring 3 has a resistance region 31 of which the electric resistivity value is high.例文帳に追加
陽極引き出し配線3は、その電気抵抗値が高い抵抗領域31を有している。 - 特許庁
To control deterioration of wiring workability even in a case of arranging area I/O in the internal region of a chip.例文帳に追加
チップの内部領域にエリアI/Oを配置しても配線性の低下を抑制すること。 - 特許庁
A driving circuit D295 and a wiring line WL are arranged in each clearance region AR.例文帳に追加
そして、各隙間領域ARに駆動回路D295や配線WLが配置されている。 - 特許庁
Contrarily, the ACF 7a is also bonded to a spare bonding region 17 of the printed-wiring board 21.例文帳に追加
一方、このACF7aをプリント配線基板21の予備接着領域17にも接着する。 - 特許庁
A process of expanding an edge region of each of via holes 13 and the wiring groove 14 is introduced.例文帳に追加
ビアホール13及び配線溝14それぞれの縁部領域を広げる工程を導入する。 - 特許庁
To expand a wiring region occupying a main surface of a semiconductor chip without increasing chip area.例文帳に追加
チップ面積を増加させずに、半導体チップの主面上に占める配線領域を拡大する。 - 特許庁
To achieve miniaturization of wiring and a circuit area in a region arranging a row control circuit.例文帳に追加
列制御回路が配置される領域において、配線および回路面積の小型化を図る。 - 特許庁
The anode wiring 115 is formed to surround a mesa region in which the cathode electrode is formed.例文帳に追加
アノード配線115は、カソード電極が形成されるメサ領域を囲むように形成される。 - 特許庁
Wiring density of the high density conductor is higher than a pad region where the terminal pads are formed.例文帳に追加
高密度導体部は、端子パッドが形成されているパッド領域よりも配線密度が高い。 - 特許庁
A gold plating layer 5 is provided on the surface of the electrode region 4c of the wiring pattern 2.例文帳に追加
配線パターン2の電極領域4cにはその表面に金めっき層5が設けられる。 - 特許庁
The gate electrode of the transistor (65) and the impurity diffusion region (64) are connected through wiring (66).例文帳に追加
トランジスタ(65)のゲート電極と不純物拡散領域(64)とを配線(66)が接続する。 - 特許庁
Outer connection electrodes 11 are formed on the one surface of the wiring region of the support board 11.例文帳に追加
支持基板の配線領域上に複数の外部接続用電極が形成されている。 - 特許庁
A second wiring 11 of aluminum is connected electrically to the P+-type high concentration region 4.例文帳に追加
p^+形高濃度領域4にはアルミニウムよりなる第2の配線11が電気的に接続される。 - 特許庁
A first contact plug 41 electrically connects the first wiring layer and the first diffusion region.例文帳に追加
第1コンタクトプラグ41は第1配線層と第1拡散領域とを電気的に接続する。 - 特許庁
The warpage 23 is formed to the rear face region facing a cavity 13 in the wiring board 12.例文帳に追加
配線基板12のキャビティ13に対向する裏面領域に反り23が形成されている。 - 特許庁
A plane layer 2 in an adjacent region (B) under a forming region of a wiring pattern (T) 6 for measurement is so patterned that the percentage of residual copper matches that of the plane layer 2 in an adjacent region (A) under a forming region of a signal wiring pattern (S) 1 of a measuring object.例文帳に追加
測定用配線パターン(T)6の形成領域下の近傍領域(B)におけるプレーン層2は、その残銅率が、測定対象の信号配線パターン(S)1の形成領域下の近傍領域(A)におけるプレーン層2の残銅率と合うようにパターニングされている。 - 特許庁
Since a gate wiring region does not exist on the surface of a substrate around an IGBT cell region and an FWD cell region, and holes resulting from freewheel current are not stored in the gate wiring region, the semiconductor device has no risk of being destroyed by the recovery current.例文帳に追加
IGBTセル領域およびFWDセル領域の周囲の基板面上には、ゲート配線領域が存在しないため、フリー・ホイール電流に起因するホールがゲート配線領域に蓄積されることがないので、そのホールに起因するリカバリ電流によって破壊されるおそれがない。 - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|