「wiring substrate」に関連した英語例文の一覧と使い方(157ページ目) - Weblio英語例文検索

To facilitate electric wiring of the LEDs at the top end portion of the instructing tool, the instructing tool includes a flexible substrate comprising a plurality of reinforcing member-containing LED mount parts having LED soldering surfaces, a deformation part connecting the reinforced areas thereof, and a lead part for electrically connecting with a pen body substrate.例文帳に追加

指示具先端部においてＬＥＤの電気的配線を容易にするために、ＬＥＤはんだ面を有する補強部材入りの複数のＬＥＤ装着部、それらの補強領域を結合する変形部、及びペン本体基板と電気的に結合するためのリード部で構成されるフレキシブル基板を有する。 - 特許庁

A semiconductor device has a semiconductor substrate 11 which includes an element, interlayer insulating layers (silicon oxide layer and a BPSG layer) made on the semiconductor substrate 11, a through-hole made in the interlayer insulating layer, a barrier layer made on the interlayer insulating layer and the through-hole, and a wiring layer made on the barrier layer.例文帳に追加

半導体装置は、素子を含む半導体基板１１、半導体基板１１の上に形成された層間絶縁層（シリコン酸化層，ＢＰＳＧ層）、層間絶縁層に形成されたスルーホール、層間絶縁層およびスルーホールの表面に形成されたバリア層、およびバリア層の上に形成された配線層４０を有する。 - 特許庁

To realize a high heat releasing resin substrate excellent in heat releasing property with its significantly simple structure, capable of reliably performing electrical connection between a wiring pattern on a lead frame of the high heat releasing resin substrate and a base plate, and also excellent in workability, and a method of manufacturing the same.例文帳に追加

本発明は、非常に簡単な構成により、放熱性に非常に優れ、高放熱樹脂基板のリードフレーム上に設けられた配線パターンとベースプレートとの電気的な接続を確実に行うことができるとともに、作業性にも非常に優れた高放熱樹脂基板およびその製造方法を実現することを目的とする。 - 特許庁

A light-emitting diode element 25 is electrically connected to one electrode 23a of a substrate 24, having a pair of electrodes 23a, 23b on a surface 22a by means of conductive adhesive and is electrically connected to the other electrode 23b of the substrate 24 with a metallic fine wiring 42, and is mounted.例文帳に追加

発光ダイオード素子２５は、表面２２ａに一対の電極２３ａ，２３ｂを有する基板２４に、基板２４の一方の電極２３ａに導電性接着剤によって電気的に接続され、かつ基板２４の他方の電極２３ｂに金属細線４２によって電気的に接続されて、実装される。 - 特許庁

With Cu organic metal compound as the diffusion liquid of the Cu organic metal compound, the diffusion liquid easily and smoothly enters recessed parts such as wiring grooves with a large aspect ratio ranging from 1 to 30 on a semiconductor substrate, a via hole, and a contact hole, and completely file the recessed parts for forming a flat liquid film on the surface of the substrate.例文帳に追加

凹部を有する半導体基板上にＣｕ有機金属化合物分散液を塗布し、該分散液中の有機物質を分解するがＣｕを酸化しない雰囲気中で焼成してＣｕの金属薄膜を得、次いで該凹部以外の基板上にあるＣｕを除去して平坦化し、該凹部にＣｕ薄膜を形成する。 - 特許庁

To provide a conductor pattern precursor capable of forming a conductor pattern of high reliability in which a connection failure with another electronic component is prevented, a substrate with a conductor pattern precursor including the conductor pattern, the conductor pattern of high reliability formed by the conductor pattern precursor, a wiring board of high reliability including the conductor pattern, and a method of manufacturing the wiring board capable of manufacturing the wiring board of high reliability.例文帳に追加

他の電子部品との接続不良が防止された、信頼性の高い導体パターンを形成することのできる導体パターン前駆体、該導体パターンを備えた導体パターン前駆体付基板、該導体パターン前駆体によって形成される信頼性の高い導体パターン、該導体パターンを備えた信頼性の高い配線基板および、信頼性の高い配線基板を製造することのできる配線基板の製造方法を提供すること。 - 特許庁

The electro-optical device includes a display region 110 comprising a plurality of pixels 19 arranged in a matrix, and switching elements each provided corresponding to one of the above pixels 19, wherein a first sealed wiring portion 91 surrounding at least three sides of the display region 110 and a second sealed wiring portion 92 surrounding the first sealed wiring portion 91 are formed on a TFT array substrate 10.例文帳に追加

本発明の電気光学装置は、複数の画素１９をマトリクス状に配列してなる表示領域１１０と、前記各画素１９に対応して設けられたスイッチング素子とを具備した電気光学装置であり、ＴＦＴアレイ基板１０上に、前記表示領域１１０の少なくとも３辺を取り囲む第１のシールド配線部９１と、該第１のシールド配線部９１を取り囲む第２のシールド配線部９２とを備えたことを特徴としている。 - 特許庁

There are provided a wiring layer formed on a substrate surface formed in a wanted element region, an inter-layer insulating film covering the wiring layer surface, a silicon nitride film formed so as to cover the entire surface of the inter-layer insulating film, and a gold layer which is formed on the silicon nitride film as a top layer metal, and a flattened insulating film formed on the metal-wiring layer.例文帳に追加

本発明では、所望の素子領域の形成された基板表面に形成された配線層と、前記配線層表面を覆う層間絶縁膜と、前記層間絶縁膜表面全体を覆うように形成された窒化シリコン膜と、前記窒化シリコン膜の上層に形成された最上層メタルとしての金層からなるメタル配線層と、前記メタル配線層上に形成された平坦化絶縁膜とを含むことを特徴とする。 - 特許庁

In this method for manufacturing the organic EL element by forming a first electrode, one or more organic layers and a second electrode in order on a substrate, in any process before the film formation of the organic layer after forming a wiring electrode on the substrate, dry ice particles supplied from a dry ice supply means 3 are sprayed onto the substrate 2 together with a transport fluid to clean the substrate 2.例文帳に追加

少なくとも基板上に第１の電極と１層または２層以上の有機層と第２の電極とを順次形成する有機ＥＬ素子の製造方法であって、少なくとも前記基板２上に配線電極を形成した後、有機層成膜までのいずれかの工程で、ドライアイス供給手段３から供給されるドライアイス粒子を移送流体と共に基板２上に吹き付けて洗浄を行う有機ＥＬ素子の製造方法および装置とした。 - 特許庁

To provide a wiring sheet for a back contact type solar cell which consists of a laminate of an insulating substrate and a conductor, and on which a wiring pattern is formed subsequently by photoetching, and which can be used for producing a highly reliable back contact type solar cell module that is not attacked by the etching solution with excellent productivity.例文帳に追加

バックコンタクト型太陽電池用の配線シートが、絶縁性を有する基材と導電体との積層体からなり、その後フォトエッチングにより配線パターンが施される配線シートであって、生産性に優れ、且つ、エッチング液に犯されることがない高信頼性を有するバックコンタクト型太陽電池モジュールを生産することができる配線シートを提供する。 - 特許庁

In this circuit board 10 where the surface wiring conductor 4 is formed on the surface of a laminate substrate 1 where a plurality of dielectric layers 1a to 1e are laminated, the surface wiring conductor 4 contains 0.05 to 2 wt.% rhodium, and 1-3 wt.% manganese oxide to 100 wt.% Ag-based conductive material.例文帳に追加

複数の誘電体層１ａ〜１ｅが積層して成る積層体基板１の表面に表面配線導体４を形成してなる回路基板１０において、表面配線導体４は、Ａｇ系導体材料１００重量部に対して、０．０５〜２重量部のロジウムと、１〜３重量部の酸化マンガンを含有していることを特徴とする。 - 特許庁

The resistor modular substrate 10 comprises a plurality of independent DC resistor chips 11 formed of a thin film resistor 13 wherein the DC resistor chips 11 are formed within the pattern pitch of a bus wiring 20 on a wiring circuit board for mounting the DC resistor chips 11 and flip-chip electrode terminals 14 are provided at the opposite ends of the DC resistor chips 11.例文帳に追加

薄膜の抵抗体１３で形成され互いに独立した複数個の直流抵抗チップ１１からなる抵抗モジュール基板１０であって、直流抵抗チップ１１は実装する配線回路基板のバス配線２０パターンピッチの範囲内で形成され、直流抵抗チップ１１の両端には、フリップチップ電極端子１４を有している。 - 特許庁

The semiconductor device has a first interlayer insulating film 101 formed on a semiconductor substrate, a plurality of wiring lines 105 formed on the first interlayer insulating film 101, and a via 113 and a dummy via 106 formed in the first interlayer insulating film 101 to connect with at least one of the plurality of wiring lines 105.例文帳に追加

半導体装置は、半導体基板の上に形成された第１の層間絶縁膜１０１と、第１の層間絶縁膜１０１に形成された複数の配線１０５と、第１の層間絶縁膜１０１に複数の配線１０５の少なくとも１つと接続するように形成されたビア１１３及びダミービア１０６とを有している。 - 特許庁

An MIM capacitor 113 comprised of an upper electrode 111a, a capacity insulating film 105a and a lower electrode 104a and the upper wiring 111b of an MIM capacitor leading wiring 114 connected electrically with the upper electrode 111a of the MIM capacitor 113 are integrally formed on a first insulating film 101 on a semiconductor substrate (not illustrated).例文帳に追加

半導体基板（図示せず）上の第１の絶縁膜１０１上に、上部電極１１１ａ、容量絶縁膜１０５ａ、下部電極１０４ａからなるＭＩＭキャパシタ１１３と、ＭＩＭキャパシタ１１３の上部電極１１１ａと電気的に接続するＭＩＭキャパシタ引出し配線１１４の上部配線１１１ｂとを一体化形成する。 - 特許庁

An insulating film having a through hole on a reflecting electrode is formed on a piezoelectric substrate to cover a reflector, a wiring conductor of which both terminals cover an upper surface of a different reflecting electrode within the through hole is formed on the insulating film, and a coil-like pattern is composed of the wiring conductor and the plurality of reflecting electrodes.例文帳に追加

圧電基板上に、反射器を被覆するようにして反射電極上に貫通孔を有した絶縁膜を形成させるとともに、絶縁膜上に、両端部を貫通孔内で異なる反射電極の上面に被着させた配線導体を形成し、配線導体と複数個の反射電極とでコイル状パターンを構成する。 - 特許庁

To provide a glass ceramic multi-layer wiring board with a built-in capacitor for suppressing the inter-diffusion of components in a dielectric layer configuring a capacitor part and components in an insulating layer or glass components in an electrode layer, and for preventing the deterioration of the capacity of a capacitor part formed in the glass cermaic multi-layer wiring substrate, and for suppressing the variation.例文帳に追加

コンデンサ部を構成する誘電体層中の成分と、絶縁層中の成分あるいは電極層中のガラス成分との相互拡散を抑制し、ガラスセラミック多層配線基板内に形成したコンデンサ部の容量の低下を防ぎ、またそのバラツキを抑制することができるコンデンサ内蔵ガラスセラミック多層配線基板を提供すること。 - 特許庁

First alignment marks 16 are arranged on the both sides of an electrode terminal column constituted by arranging side by side electrode wiring terminals 15 on a liquid crystal display element side, and second alignment marks 18 are arranged on the both sides of an output terminal column constituted by arranging side by side output wiring terminals 17 on a driving circuit substrate side so that alignment mark pairs M1 and M2 can be constituted.例文帳に追加

液晶表示素子側の電極配線端子１５を並設してなる電極端子列の両側に第１アライメントマーク１６が、駆動回路基板側の出力配線端子１７を並設してなる出力端子列の両側に第２アライメントマーク１８が、それぞれ設けられ、アライメントマーク対Ｍ１ 、Ｍ２ を構成している。 - 特許庁

To make a circuit element for only inspecting bipolar devices for wiring delay time mountable on the same semiconductor substrate together with a bipolar device to be inspected, so that the management of a wiring process becomes easier and the productivity of the circuit element may be improved by reducing as much as possible the occupying area of the element by reducing the number of stages of inverters and enabling the element to measure with accuracy.例文帳に追加

インバータの段数を最小限に抑えて専有面積を極力小さくし、なおかつ精度良く測定できるようにすることで、配線遅延時間のみを対象として検査するための回路素子を同じ半導体基板上に搭載可能とし、これにより配線工程管理を容易にして生産性向上を図ることを課題とする。 - 特許庁

In a process to form a first metal plating film made of such metal as Ni (nickel) as a conductor for connection between a metal substrate and a wiring, the first metal plating film is formed on at least a part of one or both sides of a wiring exposed at a flying lead part, as a reinforcing film to increase physical strength.例文帳に追加

Ｎｉ（ニッケル）等からなる第１の金属めっき膜を、金属基板と配線との接続用導体として形成する工程において、フライングリード部で露出する配線の両面もしくは片面の少なくとも一部にも、物理的強度を増すための補強膜として、前記第１の金属めっき膜を形成することにより、上記課題を解決する。 - 特許庁

The interposer allows an allowable current value in a path for carrying a large current therethrough to be increased and allowing large-consumption-power integrated circuit elements to be mounted thereon by: mounting the integrated circuit elements on both sides of the interposer comprising a semiconductor substrate; and making wiring materials, wiring pattern densities and the like of the interposer by using techniques different from each other on both sides thereof.例文帳に追加

半導体基板から成るインターポーザの表裏面に集積回路素子を搭載し、インターポーザの配線材料、配線パターン密度などを表裏面では異なった技術で作成することにより、大電流が流れる経路での許容電流値を大きくすることができ、大消費電力の集積回路素子をインターポーザへ実装できるようにした。 - 特許庁

The image sensor in an embodiment includes a metal wiring layer formed on a semiconductor substrate containing a circuit region, first conductive type conducting layers formed on the metal wiring layer while being separated from each other, an intrinsic layer formed on the first conductive type conducting layers, and a second conductive type conducting layer formed on the intrinsic layer.例文帳に追加

実施例によるイメージセンサは、回路領域を含む半導体基板上に形成された金属配線層と、該金属配線層上に相互離隔されて形成された第１導電型伝導層と、前記第１導電型伝導層上に形成された真性層（intrinsic）と、及び前記真性層上に形成された第２導電型伝導層を含む。 - 特許庁

This electrode substrate 26 has: the detection electrode 28A in order to detect human contact with the touch input part 22A; a wiring part 28Ah of which one end part is conducted to this detection electrode 28A; and the output part 28Ae to output an electric signal (touch detection signal) detected by the detection electrode 28A conducted to the other end part of this wiring part 28Ah.例文帳に追加

この電極基板２６は、タッチ入力部２２Ａへの人体接触を検知するための検知電極２８Ａと、この検知電極２８Ａと一端部が導通する配線部２８Ａｈと、この配線部２８Ａｈの他端部と導通して検知電極２８Ａで検知した電気信号（タッチ検知信号）を出力する出力部２８Ａｅとを有する。 - 特許庁

The method includes: a process for forming a lower layer portion 10 including a conductive via 11 and a first insulating part 12 for covering the via 11 on the support substrate 100; a process for forming an intermediate layer portion 30 including a first wiring 31 electrically connecting to the via 11, and a second insulating part 32 for covering the first wiring 31 on the lower layer portion 10.例文帳に追加

支持基板１００の上に、導電性のビア１１と、ビア１１を覆う第１絶縁部１２とを含む下層部１０を形成する工程と、下層部１０の上に、ビア１１と電気的に接続する第１配線３１と、第１配線３１を覆う第２絶縁部３２とを含む中間層部３０を形成する工程とを具備する。 - 特許庁

To provide a compact semiconductor device, its packaging structure, and a method for manufacturing a ceramic substrate used for the compact semiconductor device for improving the connection reliability at the connection part between a printed wiring board and the compact semiconductor device that changes due to usage environment or the like, in the compact semiconductor device that is surface-mounted on a printed wiring board.例文帳に追加

プリント配線板に表面実装する小型半導体装置において、使用環境などによって変化するプリント配線板と小型半導体装置との接続部における接続信頼性を高める、小型半導体装置および小型半導体装置の実装構造ならびに小型半導体装置に使用するセラミック基板の製造方法を提供する。 - 特許庁

To provide a highly accurate support table for a printed wiring board which is capable of surely effecting excellent cream solder printing or component mounting by preventing the deflection of the substrate upon printing cream solder on the rear side of a surface, on which an electronic component is mounted or mounting the electronic component, when double-sided mounting printed wiring board is manufactured economically in a short period of time.例文帳に追加

両面実装プリント配線基板を製造するに当たり、電子部品が搭載された面の裏面にクリームはんだを印刷する際や電子部品の搭載の際に該基板の撓みを防止して、良好なクリームはんだ印刷や部品搭載が確実に実施できる高精度のプリント配線基板受け台を、経済的に、且つ、短納期で提供する。 - 特許庁

To provide a method of forming interlayer connection structure by which a metallic layer having a uniform thickness and an interlayer connection material having a uniform height can be formed easily and inexpensively on a core substrate, double-sided wiring board for lamination, etc., with high connection reliability, and to provide an interlayer connection structure and a multilayered wiring board formed by the method.例文帳に追加

コア基板や積層用両面配線基板などに対し、簡易かつ低コストに、厚みが均一な金属層と高さの均一な層間接続体とを形成することができ、しかも接続の信頼性が高い層間接続構造の形成方法、及び当該方法で形成された層間接続構造及び多層配線基板を提供する。 - 特許庁

In order to form the plurality of interconnections 2 in form of a stranded wire, portions of those interconnections 2 which are formed in different conductor layers perpendicular to the thickness direction of the wiring board 1 are made to cross each other with an insulation substrate 3 in between, and the locations of the portions are alternately inversed via a plurality of through holes 4 formed in the wiring board 1.例文帳に追加

複数の配線２の配線板１の厚み方向に直交する互いに異なる導体層に形成された部位を絶縁基板３を挟んで互いに交差させるとともに、前記各部位の配設位置を前記配線板１に配設された複数のスルーホール４を介して交互に反転させることによって撚り線状に形成する。 - 特許庁

To provide a solid imaging device and the manufacturing method thereof wherein the optical reflection caused by the difference between the refractive index of a wiring interlayer film and the one of a metal-diffusion preventing film is reduced, without the conventional selective removal of the metal-diffusion preventing film disposed above a sensor portion, and the diffusion of its metal wiring to its semiconductor substrate can be prevented.例文帳に追加

従来のようにセンサ部の上方の金属拡散防止膜を選択的に取り除くことなしに、配線層間膜と金属拡散防止膜との屈折率の違いによる光の反射を低減するとともに、半導体基板への金属配線の拡散を防止することができる固体撮像装置及びその製造方法を提供する。 - 特許庁

The semiconductor device incorporates a seal ring 102 on a periphery including a corner (chip corner section) in a chip region 101 on a semiconductor substrate, as well as a primary dummy wiring 103a and a secondary dummy wiring 103b which are laid out in a mesh pattern (lattice pattern) on the inner side further from the seal ring 102 in the chip region 101.例文帳に追加

半導体基板（図示省略）のチップ領域１０１におけるコーナー部（チップコーナー部）を含む外周部にはシールリング１０２が設けられていると共に、チップ領域１０１におけるシールリング１０２よりも内側にはメッシュ状（格子状）にレイアウトされた第１のダミー配線１０３ａ及び第２のダミー配線１０３ｂが設けられている。 - 特許庁

When the displacement current occurs, it reaches the support substrate 2 through a displacement current extraction layer 19 and the shielding layer 3b from virtual GND wiring 17b, in a high-potential reference circuit section HV and flows to GND wiring 17a through the shielding layer 3b and the displacement current extraction layer 19 in the low-potential reference circuit section LV.例文帳に追加

これにより、変位電流が発生した場合には、高電位基準回路部ＨＶの仮想ＧＮＤ配線１７ｂから変位電流引抜き層１９およびシールド層３ｂを通じて支持基板２に至ったのち、低電位基準回路部ＬＶのシールド層３ｂおよび変位電流引抜き層１９を通じてＧＮＤ配線１７ａに流れる。 - 特許庁

The energizing member 46 is supported by the substrate case 35 by being inserted to insertion ports 76 and 77 formed on a support member 47, and the supported energizing member 46 energizes a wiring pull-out surface 88 in an insertion direction so that the connector part 43 of the wiring 44 and 45 is not detached from a connector terminal 70.例文帳に追加

付勢部材４６を支持部材４７に形成された挿入口７６、７７に対して挿入することにより、基板ケース３５に支持するとともに、支持された付勢部材４６は、配線４４、４５のコネクタ部４３がコネクタ端子７０より外れることのないように配線引出面８８を差し込み方向に付勢するように構成する。 - 特許庁

To provide a substrate having a through via penetrating a basic material and wiring being connected with the through via in which generation of void in the through via is suppressed and electrical connection reliability of the wiring and the through via can be enhanced, and to provide its production process.例文帳に追加

本発明は、基材を貫通する貫通ビアと、貫通ビアと接続される配線とを備えた基板及びその製造方法に関し、貫通ビアにボイドが発生することを抑制すると共に、配線と貫通ビアとの間の電気的な接続信頼性を向上することのできる基板及びその製造方法を提供することを課題とする。 - 特許庁

To provide an electronic part excellent in connection reliability, its manufacturing method, and electronic part package by, when an electronic part is mounted on a wiring board by soldering, solving such problem that a crack occurs at a solder layer, etc., under the stress caused by difference in thermal expansion factor between an interposer substrate and wiring board for degraded connection reliability.例文帳に追加

電子部品を配線基板にはんだ付けにより実装する場合、インターポーザー基板と配線基板との熱膨張係数の差による応力によってはんだ層等にクラックが発生し、接続信頼性が低下するという課題を解決し、接続信頼性に優れた電子部品とその製造方法および電子部品実装体を提供することを目的とする。 - 特許庁

On a vibrating plate 4 arranged to cover a pressure generation chamber 2 formed in a channel substrate 1, a lower electrode 5, a piezoelectric layer 6 and an upper electrode 7 are laid in layers sequentially to form a piezolectric actuator section 8, and the upper electrode 7 and the lower electrode 5 are led out to a wiring joint 9 and connected with a wiring board supplying a drive signal.例文帳に追加

流路基板１に形成された圧力発生室２を覆うように配設された振動板４上に、下電極５、圧電層６、上電極７を順次積層して圧電アクチュエータ部８を形成し、上電極７および下電極５を配線接続部９まで引き出して、駆動信号を供給する配線基板に接続する。 - 特許庁

The semiconductor device is a GaAs IC in which input pads 10, output pads 14, GaAs FETs 12, 13 connected in multistage, a wiring 23 interconnecting the GaAs FETs 12, 13, and a wiring 11 for connecting the GaAs FETs 12, 13 with the input pads 10 and the output pads 14 are provided on the surface of a GaAs substrate 18.例文帳に追加

本発明の半導体装置は、入力パッド１０と、出力パッド１４と、多段接続されたＧａＡｓＦＥＴ１２，１３と、ＧａＡｓＦＥＴ１２，１３相互を接続する配線２３と、ＧａＡｓＦＥＴ１２，１３と入力パッド１０及び出力パッド１４とを接続する配線１１とが、ＧａＡｓ基板１８の表面に設けられたＧａＡｓＩＣである。 - 特許庁

The printed wiring board is formed by drawing a pattern on a substrate using an ink for forming the printed wiring board containing a copper acetate (II), an alcoholic series compound having an amino group in molecule, such as, for example, a 2-diethylamono ethanol or a 2-(2-aminoethoxy)ethanol at least, reducing at least the part of the copper acetate (II) into copper by heating.例文帳に追加

酢酸銅（II）と、分子内にアミノ基を有するアルコール系化合物、例えば２−ジエチルアミノエタノール又は２−（２−アミノエトキシ）エタノールと、を少なくとも含有するプリント配線基板形成用インクを用いて、基板上にパターンを描画し、加熱しによって酢酸銅（II）の少なくとも一部を銅に還元して、プリント配線基板を形成する。 - 特許庁

As a result, since pressurization is performed uniformly to the inside of the connection area 80 of the flexible wiring board in the press-contacting process between the substrate 20 and the wiring board 8, the ratio of positional deviation between terminals 91 and the electrodes 82 is reduced and, thus, the electrooptical device in which there is no contact failure and whose display characteristic is satisfactory can be obtained stably.例文帳に追加

これにより、基板２０とフレキシブル配線基板８との圧着工程時において、フレキシブル配線基板接続領域内８０にほぼ均一に加圧がなされるので、端子９１と電極８２との位置ずれの割合を大幅に軽減することができ、接触不良のない表示特性の良い電気光学装置を安定して得ることができる。 - 特許庁

In a capacitance element region 1 on a semiconductor substrate constituting a semiconductor device, a wiring layer of the semiconductor device is not formed in an upper region of a forming position of the semiconductor element on a first interlayer dielectric 8 to cover this capacitance element, and dummy patterns 2, 2a to be dummy wiring layers are formed at a peripheral of the upper region.例文帳に追加

半導体装置を構成する半導体基板上の容量素子領域１において、この容量素子を被覆する第１層間絶縁膜８上であって上記半導体素子の形成位置の上部領域には半導体装置の配線層が形成されず、上記上部領域の周辺部にダミー配線層となるダミーパターン２，２ａが形成される。 - 特許庁

The angular velocity sensor includes: an analog layer 17 having the oscillator analog signal wiring pattern 18 from a surface flush with the inner bottom surface of a recess 12 in a substrate 11 to an upper side; and a digital layer 19 having the digital signal wiring pattern 21 from a surface flush with the inner bottom surface of the recess 12 to a lower side.例文帳に追加

本発明の角速度センサは、基板１１の凹部１２における内底面と同一面から上側にかけて振動子アナログ信号配線パターン１８を有するアナログ層１７を設けるとともに、凹部１２における内底面と同一面から下側にかけてデジタル信号配線パターン２１を有するデジタル層１９を設けたものである。 - 特許庁

In the resin encapsulated semiconductor element 1, a ground insulating film 3 which consists of silicon oxide is formed on a semiconductor substrate 2 in which an integrated circuit is formed, thereon a wiring layer 4 is formed which is constituted of aluminum and connected with the integrated circuit, and a cover insulating film 5, constituted of silicon nitride, is formed on the wiring layer 4.例文帳に追加

本発明の樹脂封止型半導体素子１は、集積回路の形成された半導体基板２上に酸化シリコンからなる下地絶縁膜３が形成され、その上に集積回路に接続するアルミニウムからなる配線層４が形成され、さらに配線層４上に窒化シリコンからなるカバー絶縁膜５が形成されている。 - 特許庁

There is disclosed a solid-state image pickup apparatus 1, that includes a photoelectric converter 10 formed on a substrate 2; a wiring portion 40 formed above the photoelectric converter 10 and constituted of multilayer wirings 41; and an insulating portion 30, in which the multilayer wirings 41 of the wiring portion 40 are embedded, the insulating portion 30, having a refractive index larger than a silicon oxide.例文帳に追加

本発明は、基板２に形成される光電変換部１０と、光電変換部１０の上方に形成される複数層の配線４１から成る配線部４０と、配線部４０の複数層の配線４１を埋め込む材料であって、酸化シリコンより屈折率が大きい絶縁部３０とを有する固体撮像装置１である。 - 特許庁

As an initial manufacturing process of ink jet head, a drive circuit and the terminals thereof are formed on a silicon substrate followed by formation of an oxide film, wiring electrodes, fine resistors (heating elements 15) of Ta-Si-SiO, for example, and electrodes (common electrode 12, individual wiring electrodes 14) of Ni, for example, before determining the position and shape of the heating element 15.例文帳に追加

インクジェットヘッド製造の最初の工程としてシリコン基板に駆動回路とその端子を形成し、酸化膜と配線電極を形成し、Ｔａ−Ｓｉ−ＳｉＯなどの微細抵抗（発熱素子１５）、Ｎｉなどによる電極（共通電極１２、個別配線電極１４）を形成して発熱素子１５の位置と形状を決める。 - 特許庁

To provide a polishing pad for mechanically planarizing an insulating layer formed on a silicon substrate or the surface of a metal wiring, where sticking of dust and scratches are reduced, polishing rate is high, a global step is small, dishing of the metal wiring hardly occurs, and clogging and wearing out at the surface layer part hardly generate, with stable polishing rate.例文帳に追加

シリコン基板の上に形成された絶縁層または金属配線の表面を機械的に平坦化するための研磨パッドにおいて、ダスト付着やスクラッチが少なく、研磨レートが高く、グローバル段差が小さく、金属配線でのディッシングが起こりにくく、目詰まりや表層部分のへたりが生じにくく、研磨レートが安定している研磨パッドを提供する。 - 特許庁

The distance T2 of a pixel electrode 103 from wiring 102 and a lower electrode 107 is designed smaller than the maximum dimensional change quantity T1 of a resin substrate 106 during manufacturing a liquid crystal display device, and the wiring 102, lower electrode 107 and pixel electrode 103 are patterned at a time in one photoetching process based on the design.例文帳に追加

配線１０２および下部電極１０７と画素電極１０３との間隔Ｔ２を、液晶表示装置の製造程時における樹脂基板１０６の最大寸法変化量Ｔ１よりも小さく設計し、この設計に基づいて、配線１０２と下部電極１０７と画素電極１０３とを、一回のフォトエッチング工程によって同時にパターン形成する。 - 特許庁

A head base 2 with a heating element 9 and a printed wiring- board 3 are fixed on a substrate 1, and connectors 4, 4 are disposed on both ends of the printed wiring-board 3 respectively in its long side direction, and connector connecting terminals 8a connecting electrically common electrode connecting patterns 7 formed along the sides in the short side direction with the connectors 4 is disposed on the outermost sides.例文帳に追加

支持板１上に発熱体９を設けたヘッド基板２とプリント配線板３とを固定し、プリント配線板３の長手方向の両端部にコネクタ４、４をそれぞれ配置し、その短手方向の辺に沿って形成した共通電極接続パターン７とコネクタ４とを電気的に接続するコネクタ接続端子８ａを最も外側に配置する。 - 特許庁