「diffusion region」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

Also, in the region other than the gate electrode 24 and the source-drain expansion part 31, a Deep diffusion layer 30 is formed deeper than the source-drain expansion part 31.例文帳に追加

また、ゲート電極２４およびソース・ドレイン拡張部３１以外の領域には、ソース・ドレイン拡張部３１よりも深いＤｅｅｐ拡散層３０が形成される。 - 特許庁

The electrode wing line 117 is formed on the thermal oxidation film 107, and the other end side of the electrode wiring is electrically connected to the p-type impurity diffusion region 109.例文帳に追加

電極配線１１７は、熱酸化膜１０７上に形成されており、その他端側の部分がｐ型不純物拡散領域１０９に電気的に接続されている。 - 特許庁

A contact plug 40, which is electrically connected to an impurity diffusion region between sidewalls of two adjacent memory cells 1, is provided by penetrating an interlayer insulation film 18.例文帳に追加

隣り合う２つのメモリセル１のサイドウォール間の不純物拡散領域に電気的接続されるコンタクトプラグ４０が、層間絶縁膜１８を貫通して設けられている。 - 特許庁

According to the structure, the area can be reduced significantly as compared with a connection structure of the n+ type source region 5 and the p+ type silicon substrate 1 employing a deep diffusion layer.例文帳に追加

この構成により深い拡散層によるｎ＋型ソース領域５とｐ＋型シリコン基板１の接続構造に比べて、大幅に面積を縮小することができる。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of stabilizing an electrical resistance between a capacitor and dopant diffusion region of a transistor low and decreasing the number of processes.例文帳に追加

キャパシタとトランジスタの不純物拡散領域との間の電気抵抗を低く安定化し得て、工程数を削減し得る半導体装置の製造方法の提供。 - 特許庁

The solid-state imaging device has a plurality of unit pixels arrayed which consist of: a storage well 2 for accumulating electric charges generated by a photoelectric conversion element with incident light; a transfer control element region TT for transferring electric charges to a floating diffusion region; and an output transistor Tm for outputting pixel signals amplified using the electric charges transferred to the floating diffusion region.例文帳に追加

本発明の固体撮像装置は、入射した光によって光電変換素子が発生した電荷を蓄積する蓄積ウェル２と、電荷をフローティングディフュージョン領域へ転送するための転送制御素子領域ＴＴと、フローティングディフュージョン領域に転送された電荷に基づいて増幅された画素信号を出力するための出力用トランジスタＴｍと、を備えた単位画素を、複数配列して構成される。 - 特許庁

The semiconductor device 20 has an internal circuit 1 including an NMOS transistor 31, and an electrostatic protection circuit including a protection element 41 having a p-type well diffusion region 11 and a pair of n-type regions 12a and 12b opposed to each other at a predetermined mutual interval in the p-type well diffusion region 11.例文帳に追加

この半導体装置２０は、ＮＭＯＳトランジスタ３１を含む内部回路１と、ｐ型ウェル拡散領域１１と、そのｐ型ウェル拡散領域１１内において互いに所定の間隔を隔てて対向する一対のｎ型領域１２ａおよび１２ｂとを有する保護素子４１を含む静電気保護回路２とを備えている。 - 特許庁

With an MOS type capacitor employed as a variable capacity element, a second conductive type diffusion region 15 is provided which covers a first conductive type high-concentration diffusion region 3 constituting a substrate electrode except for the vicinity of the end of a gate insulating film 5, so that a variable resistor is formed within the substrate electrode to enhance the capacitor change coefficient.例文帳に追加

可変容量素子をＭＯＳ型コンデンサとし、基板電極を構成する第１導電形の高濃度拡散領域３の周囲のうち、ゲート絶縁膜５の端付近以外を被う第２導電形の拡散領域１５を設けることにより、基板電極内に可変抵抗部分を形成して、容量変化率を助長する。 - 特許庁

The semiconductor device 20 is provided with a trench 3 formed in an n-type well region 2a of an epitaxial layer 2, an embedded electrode 5 formed inside the trench 3, and a bidirectional zener diode which is formed in a p^--type region 2b of the epitaxial layer 2 and is composed of a plurality of n^+-type diffusion regions 7 and p^+-type diffusion regions 8.例文帳に追加

この半導体装置２０は、エピタキシャル層２のｎ型ウェル領域２ａに形成されたトレンチ３と、トレンチ３の内面上に形成された埋め込み電極５と、エピタキシャル層２のｐ^-型領域２ｂに形成され、複数のｎ^+型拡散領域７およびｐ^+型拡散領域８によって構成された双方向ツェナーダイオードとを備えている。 - 特許庁

A process of introducing impurities of a 1st conductivity into only a 2nd region where the varactor diode is formed to the processes of forming other elements and diffusion is carried out in an existing heat-treating process to form a 1st conductivity diffusion layer 106 which contacts the reverse surface of a 2nd conductivity diffusion layer 107.例文帳に追加

第１導電型の半導体基板に他の素子を形成するプロセスに対して、可変容量ダイオードを形成する第２領域のみに第１導電型の不純物を導入する工程を追加し、既存の熱処理工程で拡散を行うことによって、第２導電型拡散層１０７の下面に接する第１導電型拡散層１０６を形成する。 - 特許庁

The semiconductor device comprises a wiring part 50 containing copper wirings 16a and 16b and a memory cell part 30 on a semiconductor substrate 1, while in a region surrounding the memory cell part, copper diffusion preventing films 14, 9b, and 13b for preventing diffusion of the copper atom from the wiring part are provided.例文帳に追加

この半導体装置は、半導体基板１上にメモリセル部３０と銅配線１６ａ，１６ｂを含む配線部５０とを備え、メモリセル部を取り囲む領域に、配線部からの銅原子の拡散を阻止する銅拡散防止膜１４，９ｂ，１３ｂとを備える。 - 特許庁

A distance Wm_2 between buried regions 44a which are located on the bottom faces of different base diffusion regions 17a and face each other is made smaller than a distance Wm_1 between buried regions 44a which are located on the bottom face of one and the same base diffusion region 17a (Wm_1>Wm_2).例文帳に追加

同じベース拡散領域１７ａ底面に位置する埋込領域４４ａ相互間の距離Ｗｍ_1よりも、異なるベース拡散領域１７ａ底面に位置し、互いに対面する埋込領域４４ａ間の距離Ｗｍ_2を小さくする(Ｗｍ_1＞Ｗｍ_2)。 - 特許庁

The capacitor element 4 includes a diffusion layer 12b in the surface region of the semiconductor substrate 10, a gate insulating layer 15b on the diffusion layer 12b, a second polysilicon layer 13b on the gate insulating layer 15b, and a second silicide layer 14b on the second polysilicon layer 13b.例文帳に追加

容量素子４は、半導体基板１０の表面領域の拡散層１２ｂと、拡散層１２ｂ上のゲート絶縁層１５ｂと、ゲート絶縁層１５ｂ上の第２ポリシリコン層１３ｂと、第２ポリシリコン層１３ｂ上の第２シリサイド層１４ｂとを備える。 - 特許庁

A diffusion layer 12 is installed in an incident end surface of the light guide plate 11, light outgoing from the solid light emitting element 10 is diffused with the diffusion layer 12, and made incident from almost the whole region of an incident end surface 11a of the light guide plate 11.例文帳に追加

導光板１１の入射端面１１ａに拡散層１２を設け、固体発光素子１０からの出射光を前記拡散層１２により拡散させて前記導光板１１にその入射端面１１ａのほぼ全域から入射させるようにした。 - 特許庁

By controlling potentials of the p-type diffusion layer 31 and the n-type diffusion layer 32 via wirings 33 and 34, a decline of the amount of saturated electric charge in the photoelectric conversion region 1 can be suppressed and electric charges generated excessively can be discharged.例文帳に追加

配線３３及び３４を介してｐ型拡散層３１及びｎ型拡散層３２の電位を制御することによって、光電変換領域１の飽和電荷量の低下を抑制したり、過剰に発生した電荷を排出したりすることが可能となる。 - 特許庁

Each of transistor elements comprises a drain 4 and a source 5 configured with a n-type diffusion layer, a gate 3 formed on a channel region between the drain 4 and the source 5, and the well contact 1 configured of a p-type diffusion layer at a position adjacent to the drain 4.例文帳に追加

各トランジスタ素子は、Ｎ型拡散層により構成されたドレイン４及びソース５と、ドレイン４とソース５との間のチャネル領域上に形成されたゲート３と、ドレイン４に隣接する位置にＰ型拡散層により構成されたウェルコンタクト１とを有する。 - 特許庁

To provide a method for manufacturing a semiconductor device having a fine transistor wherein not only a vicinity region of a source-drain diffusion layer but also entire source-drain region are formed with a high concentration, and obtaining an ohmic characteristic of a contact to a gate electrode of a first layer.例文帳に追加

ソース・ドレイン拡散層はソース・ドレインコンタクト付近に限らず、全体に渡って高濃度で形成されつつ、第１層目ゲート電極へのコンタクトのオーミック特性を得た微細なトランジスタを持つ半導体装置の製造方法を提供する。 - 特許庁

The bit line backing region S1 comprises bit line contact regions 9a including a part of the bit line diffusion layers 2 and having contacts 6, and a bit line contact isolation region 9b of the same conductive type as the substrate 1 interposed between the bit line contact regions 9a.例文帳に追加

ビット線裏打ち領域Ｓ１は、ビット線拡散層２の一部を含みコンタクト６を設けるビット線コンタクト領域９ａと、ビット線コンタクト領域９ａに挟まれ基板１と同一導電型のビット線コンタクト分離領域９ｂとを備える。 - 特許庁

The performance of the heat treatment for a short time less than or equal to 1 ms suppresses a variation in the concentration profile of the p-type impurity of the p-type extended region 7 and the p-type diffusion region 11 that are previously formed.例文帳に追加

また、Ｓｉ：Ｃ層１６を形成する際の熱処理を１ｍ秒以下の短時間で行うことにより、すでに形成されているｐ型拡張領域７およびｐ型拡散領域１１のｐ型不純物の濃度プロファイルの変化を抑える。 - 特許庁

At a position in the column direction of a boundary region of memory units arranged adjacent to each other in the column direction where the third and the fourth diffusion layers are disposed, there is secured a second metal wiring region along the column direction, allowing a second metal layer to be wired.例文帳に追加

列方向に隣接配置されるメモリユニットの境界領域でありは第３、第４拡散層が配置される列方向の位置には列方向に沿って第２のメタル配線領域が確保され、第２メタル層が配線可能とされる。 - 特許庁

Next, the first spacer film is removed, impurities of the second conductivity-type are implanted into the surface layer part of the first region with use of the first gate electrode as a mask for third activation treatment and to form a third impurity diffusion region 111.例文帳に追加

次いで第１のスペーサ膜を除去し、第１のゲート電極をマスクとして第１領域の表層部に第２導電型の不純物を注入した後第３の活性化処理を行い、第３の不純物拡散領域１１１を形成する。 - 特許庁

A process for etching a silicon oxide film 8 and TEOS films 9 and 20 on the surface of a diffusion region 4 of a collector region is separated from a process for etching TEOS films 12 and 20 on the surface of a base taking-out electrode 16.例文帳に追加

本発明では、コレクタ領域の拡散領域４表面のシリコン酸化膜８、ＴＥＯＳ膜９、２０をエッチングする工程と、ベース取り出し電極１６表面のＴＥＯＳ１２、２０膜をエッチングする工程とを別工程とする。 - 特許庁

To provide a semiconductor element which reduces a current leakage via a clad layer and prevents the diffusion of an injected carrier in between a core layer in a region having a first function and a core layer in a region having a second function.例文帳に追加

半導体素子において、クラッド層を経由する電流リークを低減するとともに、第１の機能を有する領域のコア層と第２の機能を有する領域のコア層との間で、注入されたキャリアが拡散してしまうのを抑制する。 - 特許庁

The end of the first semiconductor region 14 is positioned closer to the floating diffusion layer 25 than the end of a gate electrode 20 of the transfer transistor, and the end of the second semiconductor region 15 is positioned at substantially identical position of the end of the gate electrode 20 of the transfer transistor.例文帳に追加

第１の半導体領域１４の端部は、転送トランジスタのゲート電極２０の端部よりも浮遊拡散層２５側に位置し、第２の半導体領域１５の端部は、転送トランジスタのゲート電極２０の端部と略同じ位置である。 - 特許庁

A source region is formed on one side of the gate electrode in a gate length direction, and a drain region is formed on the other side, both formed by impurity diffusion from polycrystalline silicon containing an impurity and filling the inside of the trench portion, deep enough to reach vicinity of the bottom of the gate electrode (vicinity of bottom of trench portion).例文帳に追加

ソース領域とドレイン領域は、何れも、トレンチ内部に充填された不純物を含む多結晶シリコンからの不純物拡散によって形成され、ゲート電極の底部近傍（トレンチ部の底部近傍）の深さまで形成されている。 - 特許庁

A separation groove 7 whose sidwall makes an acute angle of θ a with the surface of an n-type matrix 1 is formed on a isolation area of the surface of the n-type matrix 1 by etching, and a p-type diffusion region (emitting part) 5, etc., is formed on an LED array formation region.例文帳に追加

ｎ型基材１表面の分離領域に、エッチングにより、側壁がｎ型基材１表面に対し鋭角θａをなす分離溝７を形成し、またＬＥＤアレイ形成領域に、ｐ型拡散領域（発光部）５等を形成する。 - 特許庁

The prototypic semiconductor integrated circuit is manufactured and checked, by forming impurity diffusion regions 16P and 16N of a transistor in a prescribed region (region comprising solid line part and broken line part) enclosed by field oxide film 17 on a semiconductor wafer 15 for a prototype.例文帳に追加

試作用の半導体基板１５におけるフィールド酸化膜１７に囲まれた所定領域（実線部分と破線部分から成る領域）にトランジスタの不純物拡散領域１６Ｐ、１６Ｎを形成して半導体集積回路を試作し、検査する。 - 特許庁

Under a resurfed region 14, a diffusion layer 31 having a higher impurity concentration than the reserve region 14 is formed.例文帳に追加

リサーフ領域１４の下方にリサーフ領域１４より不純物濃度が高い拡散層３１を形成するとともに、拡散層２０及びソース領域１６の下方に、拡散層２０に接して拡散層２０より不純物濃度が高い拡散層３２を形成している。 - 特許庁

When a deep source or drain diffusion layer region is formed with high impurity concentration, an intermediate region of higher impurity concentration than a semiconductor substrate having a conductivity type opposite to that of a source-drain layer is formed between the source-drain layer and the semiconductor substrate.例文帳に追加

高濃度で深いソース又はドレイン拡散層領域を形成する時、ソース・ドレイン拡散層と反対の導電型を有する半導体基板との間に該半導体基板の不純物濃度より高い濃度の中間領域を形成する。 - 特許庁

By so doing, it is possible to prevent the increase of the thickness of the nitride semiconductor layer 18 near the insulating film 16 by the diffusion of raw materials, while preventing abnormal growth generated in the high-dislocation region 12 from propagating to the low-dislocation region 10.例文帳に追加

これにより、高転位領域１２上で発生した異常成長が低転位領域１０に伝播するのを防ぎつつ、原料拡散により絶縁膜１６の近傍で窒化物半導体層１８の厚みが増大するのを防ぐことができる。 - 特許庁

When the main semiconductor region 4 is epitaxially grown on the silicon substrate 3, a p-type silicon semiconductor layer 9 formed by thermal diffusion of a group III element in the main semiconductor region 4 into the silicon substrate is used as a portion of a protective diode.例文帳に追加

シリコン基板３上に主半導体領域４をエピタキシャル成長させる時に主半導体領域４の３族元素がシリコン基板に熱拡散することによって生じたｐ型シリコン半導体層９を保護ダイオードの一部として使用する。 - 特許庁

On the other hand, in a peripheral circuit region 10B, a contact plug 212 is formed in the BPSG film 181 for electric connection between the gate electrode 142 and the diffusion region 171B, and the wiring pattern 222 formed in the BPSG film 182.例文帳に追加

一方、周辺回路領域１０ＢにおいてはＢＰＳＧ膜１８１に、ゲート電極１４２及び前記拡散領域１７１Ｂと、ＢＰＳＧ膜１８２に形成された配線パターン２２２との間の電気的接続のため、コンタクトプラグ２１２を形成する。 - 特許庁

A region for forming a source 32a and a region for forming a drain 32b, and regions for forming extension parts 32c and 32d are made amorphous, then recrystallized, and a dopant is activated by suppressing a thermal diffusion exceeding a solid solution limit.例文帳に追加

ソース３２ａを形成する領域及びドレイン３２ｂを形成する領域と、エクステンション部３２ｃ、３２ｄを形成する領域とをアモルファス化した後に再結晶化し、不純物を、固溶限界を超えて熱拡散を抑制して活性化させる。 - 特許庁

The area of a region in which boron is diffused is limited in the area of the p^+-type buried diffusion layer because the opening section corresponding to the scribing line is not formed, and the area of the region is made largely smaller than the case when the opening section corresponding to the scribing line is formed.例文帳に追加

スクライブラインに対応する開口部を形成しないことで、ボロンを拡散する領域の面積がＰ^＋型埋め込み拡散層の面積に限られ、スクライブラインに対応する開口部を形成した場合に比べて大幅に削減される。 - 特許庁

A sidewall spacer is formed on the sidewall of a reset gate opposing the selection gate and on the sidewall of the selection gate, the upper part of the diode region is covered, and the blocking, which expands to the active region to cover the transfer gate and the floating diffusion layer, is formed.例文帳に追加

選択ゲートに対向するリセットゲートの側壁及び選択ゲートの側壁上に側壁スペーサを形成し、ダイオード領域の上部を覆い、活性領域まで拡張してトランスファゲート及び浮遊拡散層を覆うブロッキングを形成する。 - 特許庁

A light-emitting device with high light-emission intensity is constructed by providing a lattice-matched light-emitting region and a current diffusion layer on a Si substrate via a buffer layer containing phosphorus or arsenic, so that a device driving current is diffused over a wide range of the light-emitting region.例文帳に追加

Ｓｉ基板上にリンまたは砒素を含む緩衝層を介して、格子整合する発光部と電流拡散層とを設け、素子駆動電流を発光部の広範囲に拡散できる様にして高発光強度の発光素子を構成する。 - 特許庁

In the semiconductor device having an MIS transistor provided with an FUSI gate electrode and the polysilicon resistor, a part provided in a contact formation region of the polysilicon resistor is silicified simultaneously with the gate electrode or an impurity diffusion region.例文帳に追加

ＦＵＳＩゲート電極とポリシリコン抵抗体とを有するＭＩＳトランジスタを備えた半導体装置において、ポリシリコン抵抗体のうちコンタクト形成領域に設けられた部分は、ゲート電極または不純物拡散領域と同時にシリサイド化される。 - 特許庁

After forming gate structures 6a and 6b for which doped polysilicon film 4a and 4b TEOS oxide films 5a and 5b are laminated in a DRAM formation region and a logic formation region, impurity diffusion regions 7a1, 7a2 and 7b are formed in the respective regions.例文帳に追加

ドープトポリシリコン膜４ａ，４ｂ及びＴＥＯＳ酸化膜５ａ，５ｂが積層されたゲート構造６ａ，６ｂを、ＤＲＡＭ形成領域及びロジック形成領域に形成した後、不純物拡散領域７ａ１，７ａ２，７ｂを各領域に形成する。 - 特許庁

Light from the light source 4 for direct lighting is radiated toward the lighting region 76, and light source 6 for indirect lighting is diffused and reflected by the diffusion reflecting surfaces 32, 42 and 48 and then radiated toward the lighting region 76.例文帳に追加

直接照明用光源４からの光は、照明領域７６に向けて照射され、また間接照明用光源６からの光は、拡散反射面３２，４２，４８にて拡散反射された後に照明領域７６に向けて照射される。 - 特許庁

This semiconductor device 110 includes: first and second transistors 121, 122 each having a gate electrode, a source region and a drain region; and a diffusion region 150 connecting either of the source and drain regions of the first transistor 121 and either of the source and drain regions of the second transistor 122 to each other.例文帳に追加

ゲート電極、ソース領域およびドレイン領域をそれぞれが有する第１および第２のトランジスタ１２１，１２２と、第１トランジスタ１２１のソースおよびドレイン領域の一方と第２トランジスタ１２２のソースおよびドレイン領域の一方と互いに連結する拡散領域１５０とを備える半導体装置１１０を採用する。 - 特許庁

For successful operation of the prototype semiconductor integrated circuit, the semiconductor integrated circuit for shipment is manufactured, by forming impurity diffusion region 16P and 16N of transistor in the prescribed region (region comprising only solid line part) which is enclosed by the field oxide film on the semiconductor wafer 15 for shipment.例文帳に追加

試作された半導体集積回路が所望の動作をした場合に、出荷用の半導体基板１５におけるフィールド酸化膜１７に囲まれた所定領域（実線部分のみから成る領域）にトランジスタの不純物拡散領域１６Ｐ、１６Ｎを形成して出荷用の半導体集積回路を製造する。 - 特許庁

Boron ion 5 is implanted selectively to a region for isolation region formation via a thermal silicon oxide film on a P-type semiconductor substrate 1, boron 6 is added to an epitaxial layer 2, a silicon oxide film 10 of a low temperature is formed on the semiconductor substrate 1, and an isolation region 8 is formed by drive-in diffusion.例文帳に追加

Ｐ型半導体基板１上の熱シリコン酸化膜を介して分離領域形成用の領域に選択的にボロンイオン５を注入しエピタキシャル層２にボロン６を添加し、半導体基板１上に低温のシリコン酸化膜１０を形成し、ドライブイン拡散をして分離領域８を形成する。 - 特許庁

At a bottom portion of the gate trench 38, a diffusion domain of a first conductivity type is not formed which has its periphery surrounded with a drift region 18, and at a bottom portion of the termination trench 22, a floating region 20 of the first conductivity type is formed which has its periphery surrounded with the drift region 18.例文帳に追加

ゲートトレンチ３８の底部には、その周囲がドリフト領域１８によって囲まれている第１導電型の拡散領域が形成されておらず、終端トレンチ２２の底部には、その周囲がドリフト領域１８によって囲まれている第１導電型の拡散領域２０が形成されている。 - 特許庁

A semiconductor device and its manufacturing method characteristically has a profile of a gate electrode, a profile or scope of a diffusion layer forming ion implantation region, or a peripheral profile of an element region, or has an insulation film coating a part of the element region formed before ion implantation.例文帳に追加

本発明に係る半導体装置及びその製造方法は、ゲート電極の形状、拡散層形成用イオン注入領域の形状若しくは範囲、又は、素子領域の周辺形状に特徴があり、あるいは、イオン注入前に素子領域の一部を被覆する絶縁膜を形成する点に特徴を有するものである。 - 特許庁

A diffusion layer of a second conductivity type different from the first conductivity type is provided in the semiconductor layer below the first channel region, contacts the bottom of the first channel region in a substantially perpendicular to the surface of the semiconductor layer, and forms a P-N junction with the bottom of the first channel region.例文帳に追加

第１導電型とは異なる導電型である第２導電型の拡散層が、第１のチャネル領域のさらに下の半導体層に設けられ、半導体層の表面に対してほぼ垂直方向に第１のチャネル領域の底部と接し、該第１のチャネル領域の底部とＰＮ接合を形成する。 - 特許庁