「gate region」に関連した英語例文の一覧と使い方(28ページ目) - Weblio英語例文検索

Thereafter, an n-type high-concentration source region 6 and an n-type high-concentration drain region 7 are formed by performing ion implantation by using the gate electrode 3 as a mask.例文帳に追加

その後、ゲート電極３をマスクとしてイオン注入を行い、ｎ型の高濃度ソース領域６及び高濃度ドレイン領域７を形成する。 - 特許庁

A gate insulating film 102, a first conductive film 104 and a nitride film 106 are formed over a semiconductor substrate 100 in which a cell region and a peripheral region are defined.例文帳に追加

セル領域と周辺領域を設けた半導体基板１００上にゲート絶縁膜１０２、第１導電膜１０４、そして窒化膜１０６を形成す。 - 特許庁

MOS transistors which include the first insulating film and the second insulating film as gate insulating films are formed in the first region and the second region.例文帳に追加

前記第１の領域及び第２の領域に、それぞれ前記第１の絶縁膜及び第２の絶縁膜をゲート絶縁膜とするＭＯＳトランジスタを形成する。 - 特許庁

A transistor element is made up of a gate electrode 2 on a silicon substrate 1, a source region 3 and a drain region 4 on the surface of the silicon substrate 1.例文帳に追加

シリコン基板１上のゲート電極２と、シリコン基板１表面のソース領域３およびドレイン領域４とによってトランジスタ素子を形成する。 - 特許庁

An impurity is injected in the semiconductor thin-film 8 through a resist 9 corresponding to the gate electrode 5, so that a source region S and a drain region D are formed.例文帳に追加

ゲート電極５に対応するレジスト９を介して半導体薄膜８に不純物を注入してソース領域Ｓ及びドレイン領域Ｄを形成する。 - 特許庁

An inside diffusion region 1b is formed on the inside Din of the gate electrode GW, while an outside diffusion region 1c is formed on the outside Dout.例文帳に追加

ゲート電極ＧＷの内部側Ｄｉｎに内部拡散領域１ｂが、外部側Ｄｏｕｔに外部拡散領域１ｃが形成されている。 - 特許庁

Electrode pads 20, 22, 24 and 26 which are electrode pads for supply to a drain region, a source region and a gate electrode, respectively, are shown on an FET 10.例文帳に追加

ＦＥＴ１０上には、ドレイン領域、ソース領域、ゲート電極それぞれへの給電用電極パッドである電極パッド２０，２２，２４，２６が示されている。 - 特許庁

Portions of the stress control film 5 located at both sides in a gate widthwise direction from a channel region 8 form a stress control film working region 6.例文帳に追加

応力制御膜５のうちチャネル領域８からゲート幅方向の両側方に位置する部分は、応力制御膜加工領域６となっている。 - 特許庁

A P-type first drain region 16 is formed in the surface vicinity of the P-type second drain region 6 keeping a space from the gate electrode 14.例文帳に追加

Ｐ型第２ドレイン領域６の表面近傍にゲート電極１４とは間隔をもってＰ型第１ドレイン領域１６が形成されている。 - 特許庁

The n-type semiconductor region is formed on a region in adjacent to a trench gate on the surface of the semiconductor layer and has impurity concentration higher than that of the semiconductor layer.例文帳に追加

ｎ形半導体領域は、半導体層の表面におけるトレンチゲートに隣接する領域に形成され、半導体層よりも不純物濃度が高い。 - 特許庁

A floating gate electrode 16 is formed above the part of the drain region 11, which touches the channel region 13, via the film 14.例文帳に追加

ドレイン領域１１におけるチャネル領域１３と接する部分の上には、ゲート酸化膜１４を介してフローティングゲート電極１６が形成されている。 - 特許庁

The PMOS type floating gate transistor 52 uses the p-diffused region 68 below a p+ active region 70 which forms a drain, to provide a high breakdown voltage.例文帳に追加

このPMOSフローティングゲートトランジスタ５２は、高い破壊電圧を設けるために、ドレインを形成するｐ+アクティブ領域７０の下にｐ-型拡散領域６８を用いる。 - 特許庁

A source layer 5 and a drain layer 6 are formed in a predetermined region on a surface of the well layer 4, and a gate electrode 7 is formed on a channel region.例文帳に追加

ウェル層４の表面の所定領域にはソース層５及びドレイン層６が形成され、チャネル領域上にはゲート電極７が形成されている。 - 特許庁

In the control gate electrode 1, width D1 in a first direction on the element separation region is wider than width D2 in the first direction on an element region.例文帳に追加

制御ゲート電極１は、素子分離領域上の第１の方向の幅Ｄ１が素子領域上の第１の方向の幅Ｄ２よりも広い。 - 特許庁

A side wall spacer of the second MISFET coats the side surface of the gate electrode, and does not extend to the surfaces of a source region and a drain region.例文帳に追加

第２のＭＩＳＦＥＴのサイドウォールスペーサは、ゲート電極の側面を覆い、ソース領域及びドレイン領域の表面上までは延在していない。 - 特許庁

A source S and a drain D comprising an N type impurity region are provided in the semiconductor region 11 in the vicinity of both sides of the gate electrode 13.例文帳に追加

ゲート電極１３両側近傍の半導体領域１１にＮ型の不純物領域で構成されるソースＳ、ドレインＤ設けられている。 - 特許庁

Therefore, the gate electrodes having different work functions can be formed easily in the nFET region Rn and the pFET region Rp.例文帳に追加

したがって、ｎＦＥＴ領域ＲｎとｐＦＥＴ領域Ｒｐとに、異なる仕事関数を有するゲート電極を容易に形成することができる。 - 特許庁

The capacity coupling electrode is made conductive electrically to a gate electrode for transferring signal charges from a photoelectric conversion region to a floating region.例文帳に追加

この容量結合電極は、光電変換領域からフローティング領域に信号電荷を移送するためのゲート電極と電気的に導通する。 - 特許庁

The semiconductor device has a monitor region 26, and the monitor region is provided with a gate electrode, a source electrode, and a drain electrode for monitoring.例文帳に追加

この半導体装置は、モニタ領域２６を有しており、当該モニタ領域に、モニタ用のゲート電極、ソース電極、及び、ドレイン電極が、設けられている。 - 特許庁

In a semiconductor region below a drain finger 3 and a source finger 2, a doping region 4 for thermal resistance reduction is formed only nearby a gate finger 1.例文帳に追加

ドレインフィンガー３及びソースフィンガー２の下部の半導体領域のうち、ゲートフィンガー１の近傍のみに熱抵抗低減用のドーピング領域４を形成する。 - 特許庁

To cancel hump characteristics of a semiconductor device equipped with a polysilicon gate electrode provided over an element isolation region and an element forming region.例文帳に追加

素子分離領域と素子形成領域との上に跨って設けられたポリシリコンゲート電極を備えた半導体装置において、Ｈｕｍｐ特性を解消する。 - 特許庁

The semiconductor substrate has an amorphous pipe region near the gate and a first and a second electrode regions adjacent to the pipe region.例文帳に追加

半導体基板はゲートの近くにおいてアモルファス化されたパイプ領域を具備するとともにパイプ領域に隣接する第１、第２電極領域を具備する。 - 特許庁

Then B is obliquely ion-implanted by using the gate electrode 11 and the sidewall 12 as masks to form a packet region 16 surrounding the source-drain expansion region 15.例文帳に追加

その後、ゲート電極１１及びサイドウォール１２をマスクにＢを斜めイオン注入して、ソース・ドレイン拡張領域１５を囲むポケット領域１６を形成する。 - 特許庁

A gate region 9b is formed by diffusing p-type impurities in the surface layer of the active region 1ac between the source electrode 7s and the drain electrode 7d.例文帳に追加

ソース電極７ｓ−ドレイン電極７ｄ間における活性領域１acの表面層にｐ型不純物を拡散させてゲート領域９ｂを形成する。 - 特許庁

A source region 22 and a drain region 23 are formed on the silicon film 200 by such a method that automatic positioning is performed for the gate electrode 21.例文帳に追加

ソース領域２２およびドレイン領域２３はゲート電極２１に自動位置合はせをするような方法でシリコン膜２００上に形成される。 - 特許庁

A dielectric layer 24 is disposed on the channel region 20 and a gate electrode 26 is disposed on the dielectric layer to control the current of the channel region 20.例文帳に追加

誘電体層２４がチャンネル領域２０の上に配設されており、その上にゲート電極２６が配設されて、チャンネル領域２０の電流を制御する。 - 特許庁

The second conductive drain region and the second conductive source region are formed in the conductive substrate, and on both the sides of the gate.例文帳に追加

前記第二導電性のドレイン領域と前記第二導電性のソース領域とは、前記導電性基板中、前記ゲートの両側に形成される。 - 特許庁

The semiconductor layer 12 includes a transistor region 20 in which an insulating gate type transistor is formed and a diode region 40 in which a diode is formed.例文帳に追加

半導体層１２は、絶縁ゲート型トランジスタが形成されているトランジスタ領域２０と、ダイオードが形成されているダイオード領域４０を備えている。 - 特許庁

Each of the field-effect transistors has a gate trench formed in a second region of the semiconductor substrate 10, gate insulating films formed on the bottom face and side faces of the gate trench, a gate electrode that touches the insulating-film liner 18a and the gate insulating film formed in the gate trench, and source and drain regions formed in the semiconductor substrate 10 and adjacent to the gate electrode.例文帳に追加

電界効果トランジスタは、半導体基板１０の第２部位内に形成されたゲートトレンチと、ゲートトレンチの底面上及び側面上に形成されたゲート絶縁膜と、ゲートトレンチ内に形成され絶縁膜ライナー１８ａ及びゲート絶縁膜と接触するゲート電極と、半導体基板１０内に形成されゲート電極と隣接するソース／ドレイン領域とを有する。 - 特許庁

In a solid-state image pickup element 1, a PD impurity region 33, a charge multiplication region 35 and an output impurity region 37 are arranged in parallel on the lower side of a gate oxide film 39 along the lower face thereof, and a multiplication gate electrode 41 and a transfer gate electrode 43 are arranged in parallel on the upper side of the gate oxide film 39 along the upper face thereof.例文帳に追加

固体撮像素子１では、ゲート酸化膜３９の下面側に、その下面に沿って、ＰＤ不純物領域３３と電荷増倍領域３５と出力用不純物領域３７とを並列に配置するとともに、ゲート酸化膜３９の上面側に、その上面に沿って、増倍ゲート電極４１と転送ゲート電極４３とを並列に配置したものである。 - 特許庁

In a semiconductor device provided with a gate electrode, which is formed on a P-type semiconductor substrate via a gate insulating film and N-type source/drain regions on the substrate surface adjacent to the gate electrode, the source/drain regions 10, 11 are formed by the N-well region, and the P-well region is also formed below the channel region 9 under a gate electrode 14.例文帳に追加

Ｐ型の半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、該ゲート電極に隣接するように前記基板表層にＮ型のソース・ドレイン領域を有する半導体装置において、前記ソース・ドレイン領域１０，１１がＮウエル領域で形成され、かつ前記ゲート電極１４下のチャネル領域９下にＰウエル領域が形成されているものである。 - 特許庁

A mask 10 for electron beam exposure is so constituted that the mask contains one or more types of exposure region, for example, Hall layer exposure region A, wiring layer exposure region B, and gate layer exposure region C, two or more each.例文帳に追加

電子線露光用マスク１０が、１または２種類以上の露光領域、例えばホール層露光領域Ａ、配線層露光領域Ｂ、ゲート層露光領域Ｃの３種の露光領域を、それぞれ２個以上有するように構成した。 - 特許庁

Consequently, when a gate insulating film is formed, enhanced oxidation is uniformly caused on the surfaces of the well region 3 and of source region 4, so that no step is formed between the surface of the well region 3 and the surface of the source region 4.例文帳に追加

このようにすれば、ゲート絶縁膜を形成するときに、ウェル領域３とソース領域４の表面で増速酸化が均一に起こり、もってウェル領域３表面とソース領域４表面の間に段差が生じることが無い。 - 特許庁

A first impurity region 104 is formed in a region, where only TaN 103 is formed on a gate insulating layer 102 and a second impurity region 105 is formed outside of the region 104 in a semiconductor layer 101.例文帳に追加

半導体層１０１において、ゲート絶縁膜１０２の上層にＴａＮ１０３のみが形成されている領域には、第一の不純物領域１０４が形成され、その外側には第２の不純物領域１０５が形成される。 - 特許庁

In a region divided in the left side of figure by a gate electrode 107, a first source region 103a, a body potential extraction region 105, and a second source region 103b are formed in this order along the vertical direction of the figure.例文帳に追加

ゲート電極１０７によって図１の左側に区分された領域には、図１の上下方向に沿って順に第１のソース領域１０３ａ、ボディ電位取り出し領域１０５、第２のソース領域１０３ｂが形成される。 - 特許庁

An n-type diffusing layer region 32 forming a protection diode is previously formed to a region near the gate electrode 36 together with an n-type diffusing layer region 30 and a p-type diffusing layer region 34 forming a transistor over a semiconductor substrate.例文帳に追加

半導体基板上にトランジスタを構成するｎ型拡散層領域３０，ｐ型拡散層領域３４と共に、保護ダイオードを構成するｎ型拡散層領域３２をゲート電極３６の近傍に予め形成する。 - 特許庁

The gate region 3 of a junction type field effect semiconductor element is provided on the inner region 15 of the N type epitaxial layer 10 serving as the source-drain region of the junction type field effect semiconductor element while being surrounded by the internal isolation region 1.例文帳に追加

内部分離領域１で囲まれて接合型電界効果半導体素子のソース／ドレイン領域となるＮ型エピタキシャル層１０の内側領域１５上に接合型電界効果半導体素子のゲート領域３を設ける。 - 特許庁

The first source/drain region is formed in a trench 20 disposed in the first active region and includes the silicon mixed layer 21 for generating first stress in a gate length direction of a channel region in the first active region.例文帳に追加

第１のソースドレイン領域は、第１の活性領域に設けられたトレンチ２０内に形成され、第１の活性領域におけるチャネル領域のゲート長方向に第１の応力を生じさせるシリコン混晶層２１を含む。 - 特許庁

The N-type and P-type latchup prevention regions 8, 12 are arranged between the P-type source region and drain region and the N-type source region and drain region respectively, and formed also under a gate connection conductor layer.例文帳に追加

N形及びP形ラッチアップ防止領域８、１２は前記P形ソ−ス領域及びドレイン領域とN形ソ−ス領域及びドレイン領域との間にそれぞれ配置され且つゲ−ト接続導体層の下にも形成されている。 - 特許庁

The gate insulating film (9) preferably includes a first region (11), and a second region (12) provided between the first region (11) and the second charge transfer unit (6) and formed in a thickness larger than that of the first region (11).例文帳に追加

そして、ゲート絶縁膜（９）は、第１領域（１１）と、第１領域（１１）と第２電荷転送部（６）との間に設けられ、第１領域（１１）の膜厚よりも厚い膜厚で形成された第２領域（１２）とを含むものが好ましい。 - 特許庁

The semiconductor layer is doped to form a source region and a drain region on both sides of the gate electrode, and a source electrode and a drain electrode, which are electrically connected to the source region and the drain region respectively, are formed.例文帳に追加

次に、半導体層に不純物を注入してゲート電極を中心として両側にソース及びドレーン領域を形成し、ソース及びドレーン領域と各々電気的に連結されるソース及びドレーン電極を各々形成する。 - 特許庁

A floating gate 4 is partially faced to the side face region 13 through a first insulating film 3, and the other part of the gate 4 is partially faced to the second surface region 12 through the insulating film 3.例文帳に追加

浮遊ゲート４の一部分が第１絶縁膜３を介して段差側面領域１３に対向し、浮遊ゲート４の他の一部分が第１絶縁膜３を介して第２表面領域１２と対向している。 - 特許庁

To provide a semiconductor device where electric characteristics of a gate insulating film near an element isolation region are equal to those of a gate insulating film other than the element isolation region vicinity, and to provide a method for manufacturing the semiconductor device.例文帳に追加

素子分離領域付近でのゲート絶縁膜の電気的特性と素子分離領域付近以外でのゲート絶縁膜の電気的特性とが等しい半導体装置及びその製造方法を提供する。 - 特許庁

A gate oxide film 9 and a gate polysilicon film 10 are formed successively, and a sidewall 11 is used for simultaneously forming an n-source/drain region 12 and an n-well region 13, and p-source/drain regions 14 and 15.例文帳に追加

次に、ゲート酸化膜９、ゲートポリシリコン膜１０を順次形成後、サイドウォール１１を用いてｎソース／ドレイン領域１２とｎウェル領域１３、ｐソース／ドレイン領域１４と１５をそれぞれ同時に形成する。 - 特許庁

While gate word line protrusions (33a-33d) are provided in a border region of a memory cell forming area (20), a contact to this gate word line protrusion is provided in the border region of the memory cell of an adjacent line.例文帳に追加

メモリセル形成領域（２０）の境界領域においてゲートワード線突出部（３３ａ−３３ｄ）を設けるとともに、このゲートワード線突出部に対するコンタクトを、隣接列のメモリセルの境界領域において設ける。 - 特許庁