「gate region」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

In a gate electrode G in a memory cell region, a gate insulation film 4, a trap film 5, a block film 6 and an electrode film 7 are laminated on a silicon substrate 1.例文帳に追加

メモリセル領域のゲート電極Ｇは、シリコン基板１上にゲート絶縁膜４、トラップ膜５、ブロック膜６、電極膜７が積層されている。 - 特許庁

The region for erasing the ultraviolet ray is a slit 31 obtained by removing at least the part of the edge of the floating gate 13 provided at the shielding gate 18.例文帳に追加

紫外線消去用の領域は、シールド電極１８において設けられるフローティングゲート１３の少なくともエッジの一部上を除いたスリット３１である。 - 特許庁

To eliminate the bad condition of a height in an interelement isolation region due to flattening by CMP, and to prevent leakage current by improving the gate breakdown voltage of a gate oxide film.例文帳に追加

ＣＭＰによる平坦化での素子間分離領域の高さの不具合を解消し、且つ、ゲート酸化膜のゲート耐圧の向上、リーク電流の防止をする。 - 特許庁

To prevent slimming of an interlayer insulating film, and to remove a dummy gate pattern so that a region except for the dummy gate pattern is protected self-adjustably.例文帳に追加

層間絶縁膜の膜減りを防止するとともに、自己整合的にダミーゲートパターン以外の領域が保護されるようにしてダミーゲートパターンを除去する。 - 特許庁

At this point, an n^--type impurity-introduced region 6 is formed on the right of the gate structure 2 apart from the right side face of the gate structure 2 by a prescribed distance.例文帳に追加

このとき、ｎ−不純物導入領域６は、ゲート構造２右側に、ゲート構造２の右側面から所定の距離だけ離れて形成される。 - 特許庁

An insulated gate semiconductor element is constituted, in such a way that gate electrodes 13a and 13b accompanying insulating films 14a and 14b are arranged in an n--type base region 12 so as to narrow the carrier diffusing flow passage.例文帳に追加

ｎ^- ベース領域１２に絶縁膜１４ａ，１４ｂを伴ったゲート電極１３ａ、１３ｂをキャリア拡散流路を狭めるように配置する。 - 特許庁

A common gate 13 is formed on a silicon substrate, and a single channel region turning into a current path is formed under the gate 13.例文帳に追加

シリコン基板１１上に共通のゲート１３を設けるとともに、ゲート１３の下に電流の通路となる単一のチャネル領域を形成させる。 - 特許庁

A gate insulating film 112 is formed on an element forming region 100a, and the gate insulating film 112 has a high dielectric constant film 110.例文帳に追加

素子形成領域１００ａ上にはゲート絶縁膜１１２が形成されており、ゲート絶縁膜１１２は高誘電率膜１１０を有している。 - 特許庁

To provide a semiconductor device excellent in transistor characteristics, in which electric charges and an electric field are not concentrated in a region near a gate electrode of a gate insulating film.例文帳に追加

トランジスタ特性に優れ、ゲート絶縁膜のゲート電極の近傍の領域中で電荷や電界の集中が起こらない半導体装置を提供する。 - 特許庁

This enables a gate electrode 5 and the first highly concentrated p-type source region 6 to be overlapped without fail, thus preventing off-set between the gate sources.例文帳に追加

これにより、ゲート電極５と第１の高濃度Ｐ型ソース領域６とを確実にオーバーラップさせることができ、ゲートソース間のオフセットを回避することができる。 - 特許庁

A spacer layer 28 is on at least part of the surface of the plurality of active region between the gate and drain electrodes and between the gate and source electrodes.例文帳に追加

ゲートとドレイン電極との間およびゲートとソース電極との間の複数の活性領域の表面の少なくとも一部分上にスペーサ層２８がある。 - 特許庁

The isolation layer adjacent to the lower gate trench is partially etched to expose sidewalls of the active region adjacent to the bottom and sidewalls of the lower gate trench.例文帳に追加

下部ゲートトレンチの底面及び側壁に隣接する活性領域の側壁を露出するように下部ゲートトレンチに隣接する素子分離膜を部分エッチングする。 - 特許庁

The side of a gate trench 21 has a shape which swells outside near the lower end of the gate electrode 22 in accordance with an outside of the extended insulation region 241.例文帳に追加

ゲートトレンチ２１の側部は，拡張絶縁領域２４１の外形に沿ってゲート電極２２の下端付近で外側に膨らんだ形状となっている。 - 特許庁

A field oxide film 102 is formed on a semiconductor substrate 101 while a gate oxide film 103 and a gate electrode 104 are formed in an active region.例文帳に追加

半導体基板１０１上にフィールド酸化膜１０２を形成し、活性領域にゲート酸化膜１０３及びゲート電極１０４を形成する。 - 特許庁

Electrons are injected from the silicon substrate 1 into the floating gate 7 at the time of erasure and electrons are drawn out from the floating gate 7 to the drain region 2 at the time of writing.例文帳に追加

消去時にはシリコン基板１から電子を浮遊ゲート７に注入し、書き込み時には浮遊ゲート７からドレイン領域２に電子を引き抜く。 - 特許庁

Moreover, on the body lead region 7, an insulating film 20 thicker than the gate insulating film 10 is made under the first gate electrode part 9b.例文帳に追加

また、ボディ引き出し領域７上には、第１ゲート電極部９ａとの間に、ゲート絶縁膜１０よりも膜厚の厚い絶縁膜２０が形成されている。 - 特許庁

A gate electrode 14, whose sidewalls are nearly vertical to the SOI substrate, is formed on the cannel region 19 through the intermediary of a gate-insulating film.例文帳に追加

上記チャネル領域１９上にゲート絶縁膜を介して両側壁がＳＯＩ基板に対して略垂直な形状のゲート電極１４を形成する。 - 特許庁

Each source region is formed in a trapezoidal shape, whose lower side is located under the gate electrode (a gate insulative film) and whose upper side is exposed inside the source contact hole.例文帳に追加

各ソース領域は台形となり、台形の下辺はゲート電極（ゲート絶縁膜）の下に位置し、台形の上辺部分はソースコンタクト孔内に露出する。 - 特許庁

A gate electrode 6, consisting of a polysilicon film, is formed on a channel region 4 between the regions 2 and 3 via a gate oxide film 5.例文帳に追加

ソース領域２、ドレイン領域３間のチャネル領域４上には、ゲート酸化膜５を介してポリシリコンからなるゲート電極６が形成されている。 - 特許庁

The gate electrode G is arranged to overlap the boundary 3, and a part of the semiconductor thin film 1 overlapping the gate electrode G is used for a channel region CH.例文帳に追加

ゲート電極Ｇは、境界３にかかる様に配されており、ゲート電極Ｇに重なる半導体薄膜１の部分がチャネル領域ＣＨになる。 - 特許庁

A gate electrode layer 73 is formed on a channel region between these impurity regions 71a and 71b through a gate insulating film 72.例文帳に追加

これらの不純物領域７１ａおよび７１ｂの間のチャネル領域上にゲート絶縁膜７２を介してゲート電極層７３が形成される。 - 特許庁

In the semiconductor storage device, a gate electrode 104 is formed on a p-type well region 102 formed on the surface of a semiconductor substrate 101 through a gate insulating film 103.例文帳に追加

半導体基板１０１の表面に形成されたＰ型ウェル領域１０２上に、ゲート絶縁膜１０３を介してゲート電極１０４を形成する。 - 特許庁

A silicon nitride film on an element isolation film is removed, and in the removed region, a metal film that connects the first gate electrode to the second gate electrode is formed.例文帳に追加

素子分離上のシリコン窒化膜を除去し、この除去された領域に第１のゲート電極と第２のゲート電極とを接続する金属膜を形成する。 - 特許庁

After a gate electrode 4 and a sidewall 5 are formed on the STI 3, a resist mask 6 is formed from a gate electrode 4 to the active region 1a.例文帳に追加

そして、ＳＴＩ３上にゲート電極４及びサイドウォール５を形成した後、ゲート電極４からアクティブ領域１ａにかけて、レジストマスク６を形成する。 - 特許庁

A dielectric insulation region is provided on the element isolation structural body 2 and connects a first floating gate electrode and a second floating gate electrode physically.例文帳に追加

絶縁分離領域が、素子分離構造体上に設けられ、第１のフローティングゲート電極と第２のフローティングゲート電極とを物理的に連結する。 - 特許庁

After injecting boron ions 9 for extension region formation by using the gate electrode 6a as a mask, a sidewall 12 is formed on the side wall of a gate electrode 6a.例文帳に追加

ゲート電極６ａをマスクとしてエクステンション領域形成用のボロンイオン９を注入した後、ゲート電極６ａ側壁にサイドウォール１２を形成する。 - 特許庁

Thick gate dielectric layers separate the top surface and opposing sidewalls of the channel region from the gate conductor to suppress conductivity in the channel planes.例文帳に追加

厚いゲート誘電体層は、ゲート導体からチャネル領域の上面および対向する側壁を分離して、チャネル面内の伝導率を抑制する。 - 特許庁

A trench gate surrounding the outer periphery of the cell region is also provided so that the corners are connected by a curved trench gate having a large curvature radius.例文帳に追加

また、セル領域の外周を囲むトレンチゲートを配置し、そのコーナー部においても大きい曲率半径の曲線状のトレンチゲートで連結する。 - 特許庁

After a gate insulation film 14 and a gate electrode 15 are formed, the polysilicon thin film 13 is implanted with phosphorus ions in order to form a source-drain region.例文帳に追加

ゲート絶縁膜１４とゲート電極１５を形成した後、多結晶シリコン薄膜１３にソース・ドレイン領域を形成するため燐イオンを注入する。 - 特許庁

In the recess region, a gate electrode 5, a gate insulation film 6, and a semiconductor channel layer 7 are formed sequentially upward from the bottom face of the recess.例文帳に追加

このときの凹部領域は、凹部底面からその上方に向かって、ゲート電極５、ゲート絶縁膜６、半導体チャネル層７の順で積層される。 - 特許庁

A gate electrode 21 is arranged beneath a reset electrode 7' so as to connect this gate electrode 21 to the source region 3b of an output transistor Td1.例文帳に追加

リセットトランジスタＴr'のリセット電極７'の下にゲート電極２１を配置し、このゲート電極２１を出力トランジスタＴd1のソース領域３ｂに接続する。 - 特許庁

After a gate insulation film 14 and a gate electrode 15 are formed, the polysilicon thin film 13 is implanted with phosphorous ions for forming a source-drain region.例文帳に追加

ゲート絶縁膜１４とゲート電極１５を形成後、多結晶シリコン薄膜１３にソース・ドレイン領域を形成するため燐イオンを注入する。 - 特許庁

In a gate electrode GP in a peripheral circuit region, a gate insulation film 4, a polycrystalline silicon film 9 and an electrode film 7 are laminated on the silicon substrate 1.例文帳に追加

周辺回路領域のゲート電極ＧＰは、シリコン基板１上にゲート絶縁膜４、多結晶シリコン膜９、電極膜７が積層されている。 - 特許庁

The gate electrode 3 comprises a tantalum nitride layer 4 at least in a region contacting the gate insulating layer 2, and a tantalum layer 5 formed on the tantalum nitride layer 4.例文帳に追加

ゲート電極３は、少なくともゲート絶縁層２に接する領域に窒化タンタル層４と、窒化タンタル層４上に形成されたタンタル層５とを有する。 - 特許庁

Thus, a part of a pair of side surfaces as well as the upper surface of the channel region 5 are covered with a gate electrode 4 with a gate insulating film 3 in between.例文帳に追加

それにより、チャネル領域５の上面だけでなく一対の側面の一部も、ゲート絶縁膜３を挟んでゲート電極４によって覆われている。 - 特許庁

The drain-gate separation portion 9 separates the drain region and gate insulating film 14, in a non-contact state where a gap is provided therebetween.例文帳に追加

このドレイン−ゲート分離部９によって、ドレイン領域とゲート絶縁膜１４とは、それらの間に間隔を空けた非接触な状態に分離されている。 - 特許庁

The concentration in the p-channel region 16 is made lower than that in the (n) drift region 14, and wide intervals are secured between the gates so that the entire channel region is depleted when no gate bias is applied.例文帳に追加

ｐ−チャネル領域１６の濃度をｎドリフト領域１４の濃度以下と小さくし、比較的大きなゲート間隔でゼロゲートバイアス状態でチャネル領域全体を空乏化する。 - 特許庁

A JFET 10 of the present invention comprises an n-type substrate 11, p-type layers 2 and 12, an n-type layer 13, a source region 15, a drain region 17, and a gate region 16.例文帳に追加

この発明に従ったＪＦＥＴ１０は、ｎ型基板１１と、ｐ型層２、１２と、ｎ型層１３と、ソース領域１５と、ドレイン領域１７と、ゲート領域１６とを備える。 - 特許庁

In this manufacturing method of the element, an element isolating film is formed on a substrate, and gate insulating films different in thickness are formed on a low voltage region and a high voltage region of the peripheral region, respectively.例文帳に追加

この素子の製造方法は、基板に素子分離膜を形成し、周辺領域の低電圧領域と高電圧領域に互いに異なる厚さのゲート絶縁膜を形成する。 - 特許庁

A gate insulating film 5 is formed in an active region composed of a silicon substrate 1 including an n-type MIS transistor formation region RTn and a p-type MIS transistor formation region RTp.例文帳に追加

ｎ型ＭＩＳトランジスタ形成領域ＲＴｎ及びｐ型ＭＩＳトランジスタ形成領域ＲＴｐのシリコン基板１からなる活性領域上にゲート絶縁膜５を形成する。 - 特許庁

This TFT having an LDD structure is constituted such that a region where the LDD region and a gate electrode are overlapped and a region where these are not overlapped are provided in one TFT.例文帳に追加

ＬＤＤ構造を有するＴＦＴにおいて、そのＬＤＤ領域がゲート電極とオーバーラップする領域と、オーバーラップしない領域とが一つのＴＦＴに設けられた構造とした。 - 特許庁

An n+ substrate 12, an(n)drift region 14, a p-channel region 16, an n+ source region 17, a trench gate 18, a source electrode 22 are formed on a drain electrode 10 in order.例文帳に追加

ドレイン電極１０上に、順次ｎ＋基板１２、ｎドリフト領域１４、ｐ−チャネル領域１６、ｎ＋ソース領域１７、トレンチゲート１８、及びソース電極２２を形成する。 - 特許庁

Then, a p-type extension region 24, and a p-type source/drain region 26 outside the p-type extension region 24 are formed on the semiconductor substrate 21 located at the side lower part of the gate electrode 23.例文帳に追加

そして、ゲート電極２３の側方下に位置する半導体基板２１には、Ｐ型エクステンション領域２４と、その外側にＰ型ソース・ドレイン領域２６が形成されている。 - 特許庁

C(carbon) is ion-implanted to a predetermined depth, deeper than an n-type source region 3 at a reserved portion to form a p-type gate region 4 in a surface layer of an n-type drift region 2.例文帳に追加

ｎ型ドリフト領域２の表層部のうち、ｐ型ゲート領域４の形成予定部分に、ｎ型ソース領域３よりも深い所定深さまでＣ（炭素）をイオン注入する。 - 特許庁

An interval between the element formation region 4 and an element formation region 8 adjacent to the element formation region 4 (in the gate width direction) is also set to the predetermined interval (distance 2×LA).例文帳に追加

また、この素子形成領域４と、この素子形成領域４に隣り合う素子形成領域８との間隔（ゲート幅方向）も一定の間隔（距離２×ＬＡ）に設定されている。 - 特許庁