「gate region」に関連した英語例文の一覧と使い方(25ページ目) - Weblio英語例文検索

A P type body region 11 is formed at one side in a Y direction of a gate trench 5, and an N^+ type source region 13 is formed in a crust of the body region 11.例文帳に追加

ゲートトレンチ５のＹ方向の一方側には、Ｐ型のボディ領域１１が形成され、このボディ領域１１の表層部には、Ｎ^＋型のソース領域１３が形成されている。 - 特許庁

The oxide film 13 in a memory section however is formed, in contact with the lower surface of the first diffusion region 22, in the region below the gate electrode 21 and the first diffusion region 22.例文帳に追加

一方、メモリ部の埋め込み酸化膜１３は、第１の拡散領域２２の下面に接してゲート電極２１及び第１の拡散領域２２の下方の領域に形成されている。 - 特許庁

The nonvolatile storage cell comprises a silicon oxide film (2), a polysilicon film (3), a silicon nitride film (4), a silicon oxide film (5) and a gate electrode (6) formed on a channel region (9) between a source region (8) and a drain region (7).例文帳に追加

ソース領域（８）とドレイン領域（７）の間のチャネル領域（９）上に、シリコン酸化膜（２）、ポリシリコン膜（３）、シリコン窒化膜（４）、シリコン酸化膜（５）、ゲート電極（６）を形成する。 - 特許庁

A source contact layer 34 and a drain contact layer 38 are respectively formed in a drain region and a source region that are disposed on the first surface of the channel layer 20 so as to sandwich the gate region.例文帳に追加

ソースコンタクト層３４およびドレインコンタクト層３８は、チャネル層２０の第１面にゲート領域を挟むように位置するドレイン領域およびソース領域それぞれに形成される。 - 特許庁

When activation annealing is performed to a source region 14 and a drain region 15 of a polysilicon layer 11, the amount of hydrogen can be reduced in diffusing from the second gate insulating film 17 to a channel region 13 of the polysilicon layer 11.例文帳に追加

ポリシリコン層11のソース領域14およびドレイン領域15の活性化アニールの際に、第２ゲート絶縁膜17からポリシリコン層11のチャネル領域13へと拡散する水素量を低減できる。 - 特許庁

In the liquid crystal display, a pixel region where a plurality of gate lines and a plurality of drain lines are formed and the peripheral region surrounding the pixel region are formed on a substrate.例文帳に追加

液晶表示装置の基板には複数のゲート線と複数のドレイン線とで形成された画素領域と、この画素領域を取り囲んで周辺領域が形成されている。 - 特許庁

Even if the upper end face of a gate electrode is located below the second diffusion region 6, an offset region is not formed by the first diffusion region 5.例文帳に追加

そのことで、本発明では、ゲート電極の上端面が、第２の拡散領域６よりも下方に位置しても第１の拡散領域５により、オフセット領域を形成することはない。 - 特許庁

In the inversely conducting semiconductor device B1, an (n+) type trench gate electrode adjacent region 20 formed in an IGBT element region J1 is not formed in the diode element region J2.例文帳に追加

逆導通型の半導体装置Ｂ１では、ＩＧＢＴ素子領域Ｊ１に形成されているn^+型のトレンチゲート電極隣接領域２０が、ダイオード素子領域Ｊ２に形成されていない。 - 特許庁

The depression N channel transistor has a drain region 7, formed into a circular shape and a gate region 5 whose outer periphery is in the circular shape is arranged so that it surrounds the drain region.例文帳に追加

デプレッションＮチャネルトランジスタは、円形状に形成されたドレイン領域７を有しており、ドレイン領域を囲むようにして、外周が円形状のゲート領域５が配置される。 - 特許庁

The transistor includes: a gate electrode 18 formed on an active region 11; a sidewall 19 formed on the side of the gate electrode 18; a second-conductivity pocket region 13 formed at both sides of the gate electrode 18 in the active region 11; and a first-conductivity source/drain region 14 formed at both sides of the sidewall 19 in the active region 11 and positioned shallower than the pocket region 13.例文帳に追加

トランジスタは、活性領域１１の上に形成されたゲート電極１８と、ゲート電極１８の側面上に形成されたサイドウォール１９と、活性領域１１におけるゲート電極１８の両側方に形成された第２導電型のポケット領域１３と、活性領域１１におけるサイドウォール１９の両側方で且つポケット領域１３よりも浅い位置に形成された第１導電型のソースドレイン領域１４とを有している。 - 特許庁

The semiconductor device includes: a semiconductor substrate with a source region and a drain region formed thereon; a floating gate formed between the source region and the drain region to form a channel based on a programming and an erasing conditions and to control a current flow between the source region and the drain region; and a tunnelling gate to determine the programming and the erasing conditions in the floating gate based on an applied voltage.例文帳に追加

半導体素子は、ソース領域とドレイン領域が形成された半導体基板と、上記ソース領域とドレイン領域との間に形成されてプログラム及び消去状態によってチャネルを形成し、上記ソース領域とドレイン領域との間の電流の流れを制御するフローティングゲートと、印加される電圧によって上記フローティングゲートのプログラム及び消去状態を決定するトンネリングゲートとを含んで構成される。 - 特許庁

The semiconductor device includes an element isolation film 200 provided to a semiconductor layer to section an element formation region, a gate electrode 130 formed on the element formation region and having both ends extended onto the element isolation film 200 respectively, and an impurity region 110 formed in the element formation region to become a source region and a drain region disposed across a channel formation region positioned right below the gate electrode 130.例文帳に追加

半導体層に設けられ、素子形成領域を区画する素子分離膜２００と、素子形成領域上に形成され、両端がそれぞれ素子分離膜２００上に延伸するゲート電極１３０と、素子形成領域内に形成され、ゲート電極１３０の直下に位置するチャネル形成領域を挟んで配置されるソース領域およびドレイン領域となる不純物領域１１０とを備える。 - 特許庁

A memory cell of an AND type flash memory is composed of a selector gate, a floating gate, a control gate functioning as a word line WL and an n-type semiconductor region (source/drain) functioning as a local bit line BL.例文帳に追加

ＡＮＤ型フラッシュメモリのメモリセルは、選択ゲート、浮遊ゲート、ワード線ＷＬとして機能する制御ゲート、ローカルビット線ＢＬとして機能するｎ型半導体領域（ソース、ドレイン）で構成されている。 - 特許庁

In the MOSFET 10, a gate insulating film, e.g., a gate oxide film 13 and a lower gate electrode member 14, is deposited only in the element region surrounded by an STI part 18 on a substrate 11.例文帳に追加

ＭＯＳＦＥＴ １０に関し、基板１１上にはＳＴＩ部１８に囲まれた素子領域のみにゲート絶縁膜、例えばゲート酸化膜１３と下部ゲート電極部材１４が積層されている。 - 特許庁

In a gate electrode formation region of a substrate 121 having a sheathed nano-wire 103 disposed thereon, an upper gate electrode 124 overlying with a lower gate electrode 122 is formed across the sheathed nano-wire 103.例文帳に追加

被覆ナノワイア１０３を配置した基板１２１のゲート電極形成領域の上に、被覆ナノワイア１０３に交差して下部ゲート電極１２２に重なる上部ゲート電極１２４を形成する。 - 特許庁

In a connection region 34 between the bottom gate 20 and interconnection 31, a step member 35 is provided which is disposed below the bottom gate electrode 20 and supports the bottom gate electrode 20.例文帳に追加

そして、ボトムゲート電極２０の、配線３１との接続領域３４に、ボトムゲート電極２０の下方に配置されるとともに、ボトムゲート電極２０を支持する段差部材３５が設けられている。 - 特許庁

A gate oxide film 9 is formed on the surface of the element forming region 8, and a gate electrode 10 is formed so as to cross over an upper part of the element separating insulation film 7 on a gate oxide film 9.例文帳に追加

素子形成領域８の表面にはゲート酸化膜９が形成され、ゲート酸化膜９上には素子分離用絶縁膜７の上部にかけて跨るようにゲート電極１０が形成されている。 - 特許庁

A gate matallic layer is stacked on the dispersion mask and is patterned, so as to form a gate electrode 7 on the opening of the dispersion mask in a self-matching manner to the p+-type gate region 6.例文帳に追加

その拡散マスク上からゲート金属層を堆積させ、これをパターニングすることにより拡散マスクの開口部にゲート電極７をｐ^+ 型ゲート領域６に対して自己整合的に形成する。 - 特許庁

After an extension layer is formed, a gate sidewall is formed on the sidewall side of the gate electrode and the gate insulation film, and a silicide film is formed at the source-drain part in the Si active layer region.例文帳に追加

その後、エクステンション層を形成してから、前記ゲート電極およびゲート絶縁膜の側壁側にゲートサイドウォールを形成し、前記Ｓｉ活性層領域におけるソース・ドレイン部にシリサイド膜を形成する。 - 特許庁

On the element isolation region, a floating gate electrode 51 is formed with a gate oxide film 6 interposed, and further a control gate electrode 52 is formed thereupon with an ONO film 17 interposed.例文帳に追加

素子形成領域の上には、ゲート酸化膜６を介在させてフローティングゲート電極５１が形成され、さらに、その上にＯＮＯ膜１７を介在させてコントロールゲート電極５２が形成されている。 - 特許庁

Then, the gate capacity is generated at the gate wiring region for joining each gate electrode formed at each element so that the semiconductor device has a high- speed operation and breakdown preventing performance.例文帳に追加

すなわち、各々の素子に形成されたゲート電極を接続するゲート配線領域で生じるゲート容量を低減することができ、一層半導体装置の高速動作、破壊防止が可能となる。 - 特許庁

The first gate driving circuit includes a first stage that is formed in a first peripheral area of the display region and that provides a gate signal for a first gate line disposed on the first side part of the pixel row.例文帳に追加

第１ゲート駆動回路は表示領域の第１周辺領域に形成され、画素行の第１側部に配置された第１ゲートラインにゲート信号を提供する第１ステージを含む。 - 特許庁

A highly integrated transistor in which the horizontal length of the tunnels buried as a gate electrode is limited to the region of gate length and which has a gate length smaller than the channel width, can be attained.例文帳に追加

ゲート電極として埋めたてられるトンネルの水平の長さがゲート長さ領域に限定されてチャンネル幅よりも小さなゲート長さを有する高集積トランジスターを具現することができる。 - 特許庁

Each control gate has two parts, that is, a first part located on the part of the channel region and a second part, located on the associated floating gate and capacitively connected to the floating gate.例文帳に追加

各制御ゲートは、２つの部分、すなわち、上記チャネル領域の部分上にある第１部分と、関連する浮動ゲートの上にありかつ該浮動ゲートに容量的に接続される第２部分とを有する。 - 特許庁

A part in the first insulating film overlapping with the floating gate electrode is removed, and the insulating film between the island-shaped semiconductor region and the floating gate electrode is formed thinner than the gate insulating film of the transistor.例文帳に追加

第１の絶縁膜はフローティングゲート電極と重なる部分が除去されており、島状半導体領域とフローティングゲート電極間の絶縁膜が、トランジスタのゲート絶縁膜よりも薄くされている。 - 特許庁

The nonvolatile semiconductor device includes a semiconductor substrate 1, and a selection gate SLG and a floating gate FG collaterally formed on a gate insulating film on a channel region CNL in the substrate 1.例文帳に追加

不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域ＣＮＬ上のゲート絶縁膜上に並んで形成された選択ゲートＳＬＧ及び浮遊ゲートＦＧを備える。 - 特許庁

A gate electrode 12a is connected electrically with the gate region 5, and a source electrode 12b and a drain electrode 12c are so disposed separately from each other as to interpose the gate electrode 12a between them.例文帳に追加

ゲート電極１２ａはゲート領域５に電気的に接続され、ソース電極１２ｂおよびドレイン電極１２ｃは、ゲート電極１２ａを挟むように互いに間隔を置いて配されている。 - 特許庁

After forming a gate electrode 11 on the surface of a substrate 17 through a gate insulating film 13, As is ion-implanted by using the gate electrode 11 as a mask to form a source-drain expansion region 15.例文帳に追加

基板１７上にゲート絶縁膜１３を介してゲート電極１１を形成した後、ゲート電極１１をマスクにＡｓをイオン注入して、ソース・ドレイン拡張領域１５を形成する。 - 特許庁

The work function is adjusted by changing whole electronegativity of a gate electrode material in a region in which the work function of the gate electrode is determined, in the framework of the gate electrode deposition.例文帳に追加

仕事関数は、ゲート電極堆積の枠組みの中で、ゲート電極の仕事関数を決定する領域のゲート電極材料の全体的電気陰性度を変えることによって調節される。 - 特許庁

After a gate groove 20 is formed on the n+diffusion layer 5 so that the n+diffusion layer 5 on the spot which will be a gate in elements region between the element isolation layers 2 may be separated, a gate insulation film 8 is formed.例文帳に追加

次に、素子分離層２に挟まれた素子領域のゲートとなる位置のｎ^+拡散層５を分断するようにｎ^+拡散層５にゲート溝２０を形成した後、ゲート絶縁膜８を形成する。 - 特許庁

The floating gate 40 is formed so as to overlap on a tunnel region 15 in the first well 11.例文帳に追加

浮遊ゲート４０は、第１ウエル１１中のトンネル領域１５とオーバラップするように形成されている。 - 特許庁

A second gate electrode consisting of lower and upper gates is disposed on a second region of the substrate.例文帳に追加

第２領域の基板上に下部および上部ゲートで構成された第２ゲート電極が配置される。 - 特許庁

A high-k material is added to the gate insulating film 13 formed on the channel region 10.例文帳に追加

ゲート絶縁膜１３は、チャネル領域１０上に形成され、Ｈｉｇｈ−ｋ材料が添加される。 - 特許庁

As for the high-voltage transistor, because the ion implantation is performed through the gate insulating film 11a, the high concentration impurity diffusion region is formed shallower.例文帳に追加

高電圧トランジスタについてはゲート絶縁膜１１ａを介して行うので、浅く形成される。 - 特許庁

Moreover, a low-concentration impurity region overlapping a gate electrode can also be irradiated with a laser beam.例文帳に追加

また、ゲート電極の一部と重なる低濃度不純物領域にもレーザ光を照射することができる。 - 特許庁

Preferably, part of the impurity doped region other than a neighbourhood of the gate electrode is subjected to the counter doping.例文帳に追加

好ましくは、不純物注入領域のうち、ゲート電極の近傍部以外をカウンタードーピングする。 - 特許庁

Between the gate insulation layer 30 and the drain region 34, a semi-recessed LOCOS layer 40 is formed.例文帳に追加

ゲート絶縁層３０とドレイン領域３４との間に、セミリセスＬＯＣＯＳ層４０が設けられている。 - 特許庁

To adjust the size of the overlapped region of the gate electrode and the diffusion layer, while suppressing the damages to a substrate.例文帳に追加

基板へのダメージを抑えつつ、ゲート電極と拡散層とのオーバーラップ領域の大きさを調節する。 - 特許庁

According to this method, impurities are diffused to the outside from the gate electrode 205a of the first region 251.例文帳に追加

それにより、第１の領域２５１のゲート電極２０５ａからは不純物が外部へ拡散する。 - 特許庁

The gate electrode 15 is so formed that the surface thereof is lower by one stage than the surface of the source region 12.例文帳に追加

ゲート電極１５の表面は、ソース領域１２の表面よりも一段低く形成されている。 - 特許庁

Patterning at the 2nd stage determines the end of a gate electrode 39 in an n-channel well region 34.例文帳に追加

第２段階目のパターニングによりＮ型ウェル領域３４側のゲート電極３９端が規定される。 - 特許庁

A trench gate 34 is formed along a current passage at least in the first channel region 20a.例文帳に追加

少なくとも第１のチャネル領域２０ａには、電流経路に沿ってトレンチゲート３４が形成されている。 - 特許庁

A method for manufacturing a nonvolatile semiconductor storage device comprises a step of forming a gate of the memory transistor on a first active region 4 of a P-type silicon substrate 1.例文帳に追加

Ｐ型シリコン基板１の第１活性領域４上に、メモリトランジスタのゲートを形成する。 - 特許庁

A second gate stack 109'' of the second MOSFET is formed on the III-V layer in the second region.例文帳に追加

第２ＭＯＳＦＥＴの第２ゲートスタック１０９’は第２領域のＩＩＩ−Ｖ層の上に形成される。 - 特許庁

An aperture part 15 is provided at an alignment layer 14 in a region corresponding to a gate electrode 4.例文帳に追加

ゲート電極４に対応する領域における配向膜１４には開口部１５が設けられている。 - 特許庁