「gate region」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

A channel-doped layer 124 is formed in the well layer 121 under a gate electrode 29B of a MOS transistor T52, and a nitrogen inlet region N12 is formed in the gate electrode 29B and near a junction interface between the gate electrode 29B and the gate oxide film 25A.例文帳に追加

また、ＭＯＳトランジスタＴ５２のゲート電極２９Ｂの下層のウエル層１２１内には、チャネルドープ層１２４が形成され、ゲート電極２９Ｂ内には、ゲート酸化膜２５Ａとの接合界面近傍に窒素導入領域Ｎ１２が形成されている。 - 特許庁

The first gate electrode WG and the second gate electrode CG are disposed so as to interleave an insulating film on the channel region, either the first gate insulating film 110 or the second gate insulating film 120 is a charge trapping film for trapping charges.例文帳に追加

第１ゲート電極ＷＧと第２ゲート電極ＣＧは、チャネル領域上で絶縁膜を挟んで並んで配置されており、第１ゲート絶縁膜１１０及び第２ゲート絶縁膜１２０のいずれか一方は、電荷をトラップする電荷トラップ膜である。 - 特許庁

The manufacturing method includes replacement gate process, in which a part of a substrate is exposed by removing material in a gate region, gate dielectric is formed on an exposed portion of the substrate, and an internal spacer layer which covers the gate dielectric and dielectric material is formed.例文帳に追加

ゲート領域中の材料を除去して基板の一部分を露出させ、基板の露出部分の上にゲート誘電体を形成し、ゲート誘電体および誘電体材料を覆う内部スペーサ層を形成する置換ゲート・プロセスを用いる。 - 特許庁

The semiconductor device includes a first gate insulating film 13A formed on the first region 10A of a semiconductor substrate 10, a first gate electrode 14A formed on the first gate insulating film 13A, a second gate insulating film 13B formed on the second region 10B of the semiconductor substrate 10 and a second gate electrode 14B formed on the second gate insulating film 13B.例文帳に追加

半導体装置は、半導体基板１０の第１領域１０Ａの上に形成された第１のゲート絶縁膜１３Ａと、第１のゲート絶縁膜１３Ａの上に形成された第１のゲート電極１４Ａと、半導体基板１０の第２領域１０Ｂの上に形成された第２のゲート絶縁膜１３Ｂと、第２のゲート絶縁膜１３Ｂの上に形成された第２のゲート電極１４Ｂとを備えている。 - 特許庁

A semiconductor device having a switching circuit including an FET provided on a semiconductor layer on an insulating layer comprises: a first gate electrode and a second gate electrode provided in juxtaposition in a direction toward a drain region from a source region between the source region and the drain region of the FET; and a control terminal electrically connected to the intermediate region between the first gate electrode and the second gate electrode.例文帳に追加

実施形態に係る半導体装置は、絶縁膜の上の半導体層に設けられたＦＥＴを含むスイッチ回路を有する半導体装置であって、前記ＦＥＴのソース領域とドレイン領域との間に、前記ソース領域から前記ドレイン領域に向かう方向に並んで設けられた第１のゲート電極および第２のゲート電極と、前記第１のゲート電極と前記第２のゲート電極との間の中間領域に電気的に接続された制御端子と、を備える。 - 特許庁

An n-type source region 15 and a drain region 16 are formed separate from one another in a surface layer of the channel layer 12, and a p-type gate region 17 is positioned between the source region 15 and the drain region 16 in the surface layer of the channel layer 12.例文帳に追加

ｎ型のソース領域１５およびドレイン領域１６は、チャネル層１２の表面層において互いに間隔を隔てて形成され、ｐ型のゲート領域１７は、チャネル層１２の表面層においてソース領域１５およびドレイン領域１６の間に位置する。 - 特許庁

The semiconductor device has a substrate region, an active region on the substrate region, a gate pattern on the active region, and first and second impurity regions formed along both edges of the active region.例文帳に追加

基板領域と、基板領域上に位置するアクティブ領域と、アクティブ領域上に位置するゲートパターンと、アクティブ領域の両側エッジに沿ってそれぞれ形成される第１不純物ドーピング領域及び第２不純物ドーピング領域を具備する半導体装置である。 - 特許庁

The semiconductor device has a drain drift region including a RESURF region formed on a semiconductor substrate, the drain drift region and/or the RESURF region having a diffusion region having a lower surface in a wave shape in a gate width direction.例文帳に追加

半導体基板上に形成したリサーフ領域を含むドレインドリフト領域を備える半導体装置であり、ドレインドリフト領域及び／又はリサーフ領域がゲート幅方向に波型（ウェーブ）状の下面形状の拡散領域を有することにより上記課題を解決する。 - 特許庁

To suppress, as much as possible, the formation of a difference in shapes of elements formed in each region to prevent the breakage of a gate oxide film for simultaneously etching the region where a doped dopant is different, and the region where the amount of doping is different as in the case of an n-type region and a p-type region.例文帳に追加

ｎ型領域とｐ型領域などのように，ドープされたドーパントの異なる領域又はドープ量の異なる領域を同時にエッチングする際に，各領域に形成された素子の形状差の発生を極力抑え，ゲート酸化膜破れを防止する。 - 特許庁

In the driving transistor 22_B with LDD structure, an LDD region 226 located between a source/drain region 223 and a channel region 225 on the power supply side is formed outside a region facing a gate electrode 221, thereby reducing a value of parasitic capacitance formed between an LDD region 223 and the gate electrode 221 on the power supply side.例文帳に追加

そして、ＬＤＤ構造を採る駆動トランジスタ２２_Bにおいて、電源側のソース／ドレイン領域２２３とチャネル領域２２５との間に位置するＬＤＤ領域２２６については、ゲート電極２２１と対向する領域外に形成することで、電源側のＬＤＤ領域２２３とゲート電極２２１との間に形成される寄生容量の容量値を低減する。 - 特許庁

While the drain region Drm and the source region Srm are composed of a low-concentration semiconductor region 12 and a high-concentration semiconductor region 15, respectively, a distance between the switch gate electrode SG and the memory gate electrode FG is set to be shorter than two times of the height of the sidewall 14, and only the low-concentration semiconductor region 12 is formed here.例文帳に追加

ドレイン領域Ｄｒｍおよびソース領域Ｓｒｍはそれぞれ低濃度の半導体領域１２と高濃度の半導体領域１５により構成するが、スイッチゲート電極ＳＧとメモリゲート電極ＦＧとの間の距離をサイドウォール１４の２倍未満とし、ここには低濃度の半導体領域１２のみを形成する。 - 特許庁

In the front type projector having a thin film transistor including a semiconductor layer having a channel forming region, a source region and a drain region and an island-shaped gate electrode, first wiring to which the gate electrode is connected and second wiring to which the source region or the drain region is connected are orthogonal to each other and the second wiring is disposed so as to be parallel to and superposed on the capacity wiring.例文帳に追加

チャネル形成領域、ソース領域、及びドレイン領域を有する半導体層と、島状のゲート電極とを備えた薄膜トランジスタを有し、ゲート電極が接続する第１配線と、ソース領域又はドレイン領域が接続する第２配線とは直交し、第２配線や容量配線と平行かつ重なるように配置されている。 - 特許庁

A short channel region 12 having polarity reverse to that of a low-concentration body region 10 and high in concentration is selectively formed between the low-concentration body region 10 becoming a channel and an element isolation film 4 and immediately under a gate oxide film 8, and a shape where only a part immediately under the gate oxide film 8 of the body region 10 is retracted toward a high-concentration source region 7 is provided.例文帳に追加

チャネルとなる低濃度ボディ領域１０と素子分離膜４の間かつゲート酸化膜８の直下に選択的に低濃度ボディ領域１０と逆の極性で濃度が高いショートチャネル領域１２を設け、ボディ領域１０のゲート酸化膜８直下部分のみを高濃度ソース領域７側に後退させた形状を実現する。 - 特許庁

The image sensor further comprises a first conductivity-type first channel region aligned under the transfer gate in the substrate, a second conductivity-type second channel region located between the transfer gate and the first channel region in the substrate, and a floating diffusion region which is located in the substrate and is in electrical contact with the second channel region.例文帳に追加

イメージセンサーは、基板で、トランスファゲートの下にアラインされている第１導電型の第１チャンネル領域と、基板で、トランスファゲートと第１チャンネル領域との間に位置した第２導電型の第２チャンネル領域と、基板に位置し、第２チャンネル領域に電気的に接しているフローティング拡散領域とを更に含むイメージセンサーである。 - 特許庁

The n-type high-density region HR has higher n-type impurity density than the n^- epitaxial layer EP, is disposed between the p-type back gate region BG and n-type drain region DR, and has peak density at a deeper position from the principal surface 12 than a pn junction portion of the p-type back gate region BG and n^+ source region SR.例文帳に追加

ｎ型高濃度領域ＨＲは、ｎ^-エピタキシャル層ＥＰよりも高いｎ型不純物濃度を有し、ｐ型バックゲート領域ＢＧとｎ型ドレイン領域ＤＲとの間に位置し、かつｐ型バックゲート領域ＢＧとｎ^+ソース領域ＳＲとのｐｎ接合部よりも主表面１２から深い位置にピーク濃度を有している。 - 特許庁

The DMOS transistor is provided with a p-type diffusion region 3 formed on the first main surface, an n^+ diffusion region 5 formed on the first main surface within the p-type diffusion region 3, and a gate electrode 6 facing the p-type diffusion region 3 held between the n^+ diffusion region 5 and an n^- layer 1 through a gate insulation layer 12.例文帳に追加

このＤＭＯＳトランジスタは、第１主面に形成されたｐ型拡散領域３と、ｐ型拡散領域３内の第１主面に形成されたｎ^+拡散領域５と、ｎ^+拡散領域５とｎ^-層１との間に挟まれるｐ型拡散領域３にゲート絶縁層１２を介在して対向するゲート電極６とを有している。 - 特許庁

The semiconductor device also has a first n-type main electrode region 3 formed in the base region 1, a second main electrode region 20 formed coming in contact with the bottom of the drift region 21, a gate insulation film 23 formed coming in contact with the surface of the base region 1, and a control electrode 24 formed on the upper side of the gate insulation film 23.例文帳に追加

さらに、ベース領域１の内部に配置されたｎ型の第１主電極領域３と、ドリフト領域２１の底面に接して設けられた第２主電極領域２０と、ベース領域１の表面に接して設けられたゲート絶縁膜２３と、ゲート絶縁膜２３の上部に配置された制御電極２４とを有している。 - 特許庁

In a manufacturing method for the SOI high-voltage transistor 200, a control channel region 208 and an auxiliary channel region 210 adjacent to the control channel region 208 are formed in an Si upper layer 206 of an SOI substrate 201, and a control gate 220 is formed on the control channel region 208 and an auxiliary gate 222 on the auxiliary channel region 210.例文帳に追加

本発明に係るＳＯＩ高電圧トランジスタ２００の製造方法においては、ＳＯＩ基板２０１のＳｉ上部層２０６に、制御チャネル領域２０８及びこれに近接する補助チャネル領域２１０を形成し、制御チャネル領域２０８上に制御ゲート２２０と、補助チャネル領域２１０上に補助ゲート２２２とを形成する。 - 特許庁

The semiconductor device includes an element isolation region 12 formed in a semiconductor substrate 10 and an active region 11 surrounded by the element isolation region 12, the fully silicided gate interconnection 19 formed on the element isolation region 12 and on the active region 11, and an insulating side wall 21 which continuously covers the side face of the gate interconnection 19.例文帳に追加

半導体装置は、半導体基板１０に形成された素子分離領域１２及び素子分離領域１２に囲まれた活性領域１１と、素子分離領域１２及び活性領域１１の上に形成され、フルシリサイド化されたゲート配線１９と、ゲート配線１９の側面を連続的に覆う絶縁性のサイドウォール２１とを備えている。 - 特許庁

The semiconductor device also comprises a third region of a second conductivity type formed on the surface of the semiconductor layer, a fourth region of the first conductivity type formed on the surface of the semiconductor layer within the third region, and a gate electrode disposed on the surface of the third region between the second and the fourth region via a gate insulating film.例文帳に追加

また、半導体層の表面に形成された、第２導電型の第３領域と、第３領域内の前記半導体層の表面に形成された、第１導電型の第４領域と、第２領域と前記第４領域との間の第３領域の表面上にゲート絶縁膜を介して配設されたゲート電極と、を具備する。 - 特許庁

Between the pixel region 10P and a perpendicular driving circuit 40, a gate line GL and a sustaining capacity line SC are arranged to connect the above region 10P and the circuit 40.例文帳に追加

画素領域１０Ｐと垂直駆動回路４０の間には、それらを接続するゲート線ＧＬ及び保持容量線ＳＣが配線されている。 - 特許庁

A transistor gate 40 is made to cover a CMOS n-type well region 80 and a CMOS p-type well region 70 within a silicon substrate 10.例文帳に追加

トランジスタ・ゲート（４０）がシリコン基板（１０）中のＣＭＯＳｎ形ウエル領域（８０）およびＣＭＯＳｐ形ウエル領域（７０）を覆って形成される。 - 特許庁

A low-concentration impurity region 36 is formed in a surface portion (channel region) of a P well 2 located under a gate electrode 33 of an amplifier transistor 30.例文帳に追加

増幅トランジスタ３０のゲート電極３３の下側に位置するＰウェル２の表面部（チャネル領域）に低濃度不純物領域３６が形成されている。 - 特許庁

Each a-Si TFT 20 also has an insulating region 66, having edges 80, 82 approximately aligned with the edges 84, 86 of its gate region 60.例文帳に追加

各ａ−ＳｉＴＦＴ２０は、そのゲート領域６０のエッジ８４、８６とほぼ整合されるエッジ８０、８２を有する絶縁領域６６を有する。 - 特許庁

The n^+-type source region 18 and the p^+-type region 19 are disposed to intersect with each other having an inclination to the longitudinal direction of the trench gate 17.例文帳に追加

ｎ^+型ソース領域１８およびｐ^+型領域１９はトレンチ・ゲート１７の長手方向に対して傾きを持って交差するように配置されている。 - 特許庁

A transfer gate electrode 21 is formed on the charge accumulation region 12 to transfer charges from the charge accumulation region 12 to the charge transfer destination diffusion layer 22.例文帳に追加

転送ゲート電極２１は、電荷蓄積領域１２上に形成され、電荷蓄積領域１２から電荷転送先拡散層２２へ電荷を転送する。 - 特許庁

Thereafter, a p^+-type source region 10 and a drain region 11 are formed as self-aligned with the gate electrode 7, and thus a p-channel MIS transistor is obtained.例文帳に追加

この後、ゲート電極７に対して自己整合的にｐ^+ 型のソース領域１０およびドレイン領域１１を形成し、ｐチャネルＭＩＳトランジスタを形成する。 - 特許庁

To realize good operation of a silicon carbide semiconductor device by preventing a leakage current from being generated between a gate region and a channel region.例文帳に追加

ゲート領域とチャネル領域との間におけるリーク電流を発生させないようにし、炭化珪素半導体装置の動作が良好に行えるようにする。 - 特許庁

A trim mask comprises a chrome mask which is arranged on the position corresponding to a gate region and a phase inversion mask which is arranged on the position corresponding to a field poly region.例文帳に追加

ゲート領域に対応する位置に配置されるクロムマスク及びフィールドポリ領域に対応する位置に配置される位相反転マスクを含むトリムマスク。 - 特許庁

Transistors 40a, 40b are formed by the gate electrode 26, the insulation film 25, and the n-type conductive region 13 and the n-type conductive region 14.例文帳に追加

ゲート電極２６、絶縁膜２５、ｎ型導電領域１３およびｎ型導電領域１４によって、トランジスタ４０ａおよび４０ｂが形成されている。 - 特許庁

The gate region 109 is formed in a part of a surface 107a, which faces the base region 105 with the second semiconductor layer in between.例文帳に追加

ゲート領域１０９は、表面１０７ａの一部に形成され、第２半導体層を挟んでベース領域１０５と対向する位置に形成される。 - 特許庁

There are two points in the p body region 4 containing the p^+ low resistance region 41 where an impurity concentration becomes maximum at the interface with the gate insulating film 10.例文帳に追加

ｐ^+低抵抗領域４１を含むｐボディ領域４には、ゲート絶縁膜１０との界面で不純物濃度が極大となる位置が２箇所ある。 - 特許庁

An extension region 7 of a source drain composed of an epitaxially-grown layer is formed so that the region is accumulated on a semiconductor substrate 1 beside a dummy gate electrode 4.例文帳に追加

ダミーゲート電極４脇の半導体基板１上にエピタキシャル成長層からなるソース・ドレインのエクステンション領域７を積み上げ形成する。 - 特許庁

To minimize an area of a body region to the utmost, and to efficiently protect a gate oxide film in a trench bottom, by a depletion layer extended from the body region.例文帳に追加

ボディー領域の面積を最小限にし、かつ、このボディー領域から延びる空乏層により効率よくトレンチ底のゲート酸化膜を保護する。 - 特許庁

The contacts 8 are formed in the second region, and the dummy gate electrodes 5 are electrically connected to a wiring layer 6 having the same potential in the well region 2.例文帳に追加

コンタクト８は、その第２領域に形成され、ウェル領域２に同電位である配線層６にダミーゲート電極５を電気的に接続している。 - 特許庁

The insulation layer is polished so that the stopper layer in the memory region is exposed but the gate electrode in the logic circuit region is not exposed.例文帳に追加

前記メモリ領域内の前記ストッパ層は露出し、かつ、前記ロジック回路領域内の前記ゲート電極は露出しないように、前記絶縁層を研磨する。 - 特許庁

In a semiconductor substrate 12, the gate electrode 24 is disposed so as to obliquely cross a boundary line between an N-type region 14 and a P-type region 16.例文帳に追加

半導体基板１２には、Ｎ型領域１４とＰ型領域１６の境界線を斜めに横切るように、ゲート電極２４が配置されている。 - 特許庁

An n^+ impurity region 23 and a p^+ impurity region 24 are interconnected and connected to the gate electrode 10 through a metal wiring 31.例文帳に追加

ｎ^+不純物領域２３及びｐ^+不純物領域２４は互いに接続され、かつ金属配線３１によってゲート電極１０と接続されている。 - 特許庁

To reduce an oxidizing quantity of a trench isolation region in a semiconductor device having a trench isolation region and a gate oxide film that has more than one film thickness.例文帳に追加

トレンチ分離領域と、２種類以上の膜厚のゲート酸化膜とを有する半導体装置において、トレンチ分離領域が受ける酸化量を低減する。 - 特許庁

Thereafter, a resist pattern is so formed on the low-resistance polycrystalline silicon film as to cover a region where the gate electrode is to be formed while exposing the other region.例文帳に追加

次に、低抵抗多結晶シリコン膜上にゲート電極が形成される領域部分を覆い、他の領域部分を露出するレジストパターンを形成する。 - 特許庁

A semiconductor region, an insulating region, gate electrode and other wirings, and an intersection of wirings are patterned by the inkjet technology.例文帳に追加

半導体領域、絶縁体領域、ゲート電極および他の配線部、並びに、配線の交差部は特に、インクジェット印刷技術を用いてパターニングされる。 - 特許庁

A thin-film Si layer 5 with a source-drain 10 formed thereon is curved toward a region on source-drain 10 sides from a region extremely under a gate electrode 8.例文帳に追加

ソース・ドレイン１０が形成される薄膜Ｓｉ層５を、ゲート電極８直下の領域からソース・ドレイン１０側の領域に向かって湾曲させる。 - 特許庁

In the semiconductor device, an end part of the trench gate in a longer direction has a trench depth that decreases from the cell region side towards the non-cell region side.例文帳に追加

この半導体装置では、トレンチゲートの長手方向の端部は、セル領域側から非セル領域側に向かう方向にトレンチ深さが浅くなっている。 - 特許庁

After the formation of the first metal silicide film 115 in the gate electrode region, a first metal film 117 is formed in the p-channel MISFET region.例文帳に追加

先ず、第１の金属シリサイド膜１１５をゲート電極領域に形成した後、ＰチャネルＭＩＳＦＥＴ領域に第１の金属膜１１７を形成する。 - 特許庁

A floating gate 11 is formed on the surface of the semiconductor substrate 1 from over the tunnel film 7 to over the region where the channel region 12 is to be formed.例文帳に追加

トンネル膜７の上からチャネル領域１２の形成予定領域上にかけてフローティングゲート１１を半導体基板１の表面上に形成する。 - 特許庁