「gate region」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

An element isolation structure 11 is formed on a silicon wafer 10, a dummy gate oxide film and a dummy gate are formed in an active region, and the entire surface of the wafer is covered with a thin silicon nitride film 31.例文帳に追加

シリコンウェハ10上に素子分離構造11を形成し、活性領域にダミーゲート酸化膜およびダミーゲートを形成し、ウエハ全面を薄い窒化シリコン膜31で覆う。 - 特許庁

A birds beak 7a is formed at a gate edge so that the film thickness of the oxide film 2 at the gate edge is thicker than that of the oxide film 2 on the channel region 10.例文帳に追加

ゲートエッジ部における酸化膜２の膜厚が、チャネル領域１０上の酸化膜２の膜厚よりも厚くなるように、ゲートエッジ部にバーズビーク７ａが形成されている。 - 特許庁

The thin-film transistor uses an inversely staggered structure with a gate electrode 11, a gate insulating film 12, a channel region, and source/drain electrodes 15a, 15b formed on top of a glass substrate 10.例文帳に追加

ガラス基板１０上にゲート電極１１、ゲート絶縁膜１２、チャネル領域、ソース・ドレイン電極１５ａ，１５ｂを形成した逆スタガ構造の薄膜トランジスタである。 - 特許庁

A gate electrode (61) of the thin film transistor and a gate electrode (45) of a bulk transistor are located on both sides of a semiconductor layer (51) to be as a channel region of the thin film transistor.例文帳に追加

薄膜トランジスタのチャネル領域となる半導体層（５１）の両面に薄膜トランジスタのゲート電極（６１）とバルクトランジスタのゲート電極（４５）を配置した。 - 特許庁

The field drain portion is an insulator formed in the semiconductor substrate under the gate electrode so as to be interposed between the gate electrode and the drain diffusion region.例文帳に追加

フィールドドレイン部は、ゲート電極とドレイン拡散領域との間に介在するように、ゲート電極の下方の半導体基板中に形成された絶縁体である。 - 特許庁

Over the channel region 21, floating gate electrodes 11, 13, and 15 and floating gate control electrodes 12, 14, and 16 corresponding to them are piled in the longitudinal direction.例文帳に追加

チャネル領域２１上方には、浮遊ゲート電極１１，１３，１５とそれに対応する浮遊ゲート制御電極１２，１４，１６とが縦方向に積み重ねられている。 - 特許庁

Letting Masamori gain accomplishments by appointing him for the defense against the direct petition by the monk-soldiers of Sammon gate (temple gate), for searching and capturing robbers, for hunting down and killing TAIRA no Naosumi in Kyushu region, and for others, the Cloistered Emperor Shirakawa promoted Masamori to jushiinoge (Junior Fourth Rank, Lower Grade). 例文帳に追加

山門衆徒の強訴の防禦、強盗の追捕や九州での平直澄の追討などに起用し功を上げさせ、従四位下にまで昇進させた。 - Wikipedia日英京都関連文書対訳コーパス

The width of a gate electrode 3a near the boundary between the field 1 and the field oxide film 6 is wider than that of the gate electrode 3 in a channel region.例文帳に追加

フィールド１とフィールド酸化膜６との境界付近におけるゲート電極３ａの幅は、チャネル領域の上におけるゲート電極３の幅よりも広くされている。 - 特許庁

An IGBT 11, which uses a signal-crystal silicon substrate as an active region has a gate electrode connected to a control signal source PG via a gate driver 13.例文帳に追加

単結晶シリコン基板を活性領域として用いるＩＧＢＴ１１は、ゲートドライバ１３を介して制御信号源ＰＧに接続されたゲート電極を有する。 - 特許庁

On a substrate 20, a gate electrode 21, a gate insulation film 22, an intrinsic amorphous silicon layer 23 for working as an active region and an impurity containing amorphous silicon layer 24 are formed.例文帳に追加

基板２０上にゲート電極２１、ゲート絶縁膜２２、活性領域として働く真性非晶質シリコン層２３、不純物含有非晶質シリコン層２４を形成する。 - 特許庁

The gate trench 10a is first formed on a silicon substrate 10, and then, an element isolation region 16a is formed on the silicon substrate 10 where the gate trench 10a is formed.例文帳に追加

まずシリコン基板１０上にゲートトレンチ１０ａを形成し、次いでゲートトレンチ１０ａが形成されたシリコン基板１０上に素子分離領域１６ａを形成する。 - 特許庁

A gate contact hole 13 and a source contact hole 15 used to contact with the gate electrode 8 and the body contact region 10 are simultaneously formed by etching, respectively.例文帳に追加

そして、エッチングにより、ゲート電極８およびボディコンタクト領域１０それぞれとのコンタクトのための、ゲートコンタクトホール１３およびソースコンタクトホール１５を同時に形成する。 - 特許庁

Ions are implanted shallow with the gate 106 as a mask, thus forming a shallow doped region 110 as an LDD in the substrate 100 at both sides of the gate 106.例文帳に追加

次にゲート１０６をマスクとして浅イオン注入を施すことにより該ゲート１０６両側の基板１００内にＬＤＤとする浅ドーピング領域１１０を形成する。 - 特許庁

In this semiconductor device, within a memory circuit forming region of a silicon substrate 1, a first gate electrode layer 4 and a hard mask layer 5 are formed on a first gate insulation layer 3.例文帳に追加

シリコン基板１のメモリ回路形成領域内には、第１のゲート絶縁層３上に第１のゲート電極層４とハードマスク層５とが形成されている。 - 特許庁

After an n-type extension region 10a is formed by implanting arsenic ions 10 using the gate electrode 8a as a mask, a sidewall 13 is formed on the gate electrode 8a.例文帳に追加

ゲート電極８ａをマスクとして砒素イオン１０を注入してｎ型エクステンション領域１０ａを形成した後、ゲート電極８ａ側壁にサイドウォール１３を形成する。 - 特許庁

A second MIS transistor formed in a high-voltage transistor formation region B includes a gate insulating film 5 and a second gate electrode composed of a polycrystalline silicon film 9.例文帳に追加

高電圧系トランジスタ形成領域Ｂに形成された第２のＭＩＳ型トランジスタは、ゲート絶縁膜５と、多結晶シリコン膜９からなる第２のゲート電極とを含む。 - 特許庁

A floating gate electrode 6 is made on one flank of the control gate electrode 4 besides being in the active region between the STI films 2 on the semiconductor substrate 1.例文帳に追加

半導体基板１上におけるＳＴＩ膜２同士の間の活性領域で且つコントロールゲート電極４の一側面上にはフローティングゲート電極６が形成されている。 - 特許庁

On the surface of the first-layer emitter electrode 17 on the gate electrode 15 where no channel region 6 is formed, a polyimide film 7 which is to be a gate stage is formed.例文帳に追加

チャネル領域６を形成しない箇所のゲート電極２１上の第１層目のエミッタ電極１７の表面にゲート台座となるポリイミド膜７を形成する。 - 特許庁

The gate electrode of a transistor 542 includes a main section 532 determining a first flat band voltage between the gate electrode and a channel region 512, and a first lateral section 535.例文帳に追加

トランジスタ５４２のゲート電極は、ゲート電極とチャネル領域５１２との間の第１のフラットバンド電圧を決定する主部５３２と第１の側部５３５とを含む。 - 特許庁

A first gate insulation film 5 and a polycrystalline silicon film 6 are successively formed on an active region 3 formed on a silicon substrate 1, and a floating gate electrode is provided.例文帳に追加

シリコン基板１に形成した活性領域３上に第１のゲート絶縁膜５、多結晶シリコン膜６が順次形成され、フローティングゲート電極が設けられている。 - 特許庁

The charge trapping film 22 formed at least in a trap region RT surrounded by the semiconductor substrate 1, the first gate electrode WG and the second gate electrode CG.例文帳に追加

電荷トラップ膜２２は、半導体基板１と第１ゲート電極ＷＧと第２ゲート電極ＣＧとに囲まれたトラップ領域ＲＴ中に少なくとも形成される。 - 特許庁

The gate metal film 524 has a plurality of gate metal legs 524A, 524B, 524C, 524D extending radially outward from a central region toward the periphery of a die.例文帳に追加

ゲート金属膜５２４が、中央領域からダイの周辺に向かって半径方向に外側に延びる複数のゲート金属脚部５２４Ａ、５２４Ｂ、５２４Ｃ、５２４Ｄを備えている。 - 特許庁

In a trench-gate IGBT of the so-called "thinned structure", wherein a channel region is thinned, a gate insulating film 6 and a gate electrode 7 are formed within a trench 5 forming a trench gate, the gate electrode 7 is made of a material, such as SiC having thermal conductivity higher than that of PolySi.例文帳に追加

トレンチゲート型であって、チャネル領域が間引かれたような構造である、いわゆる間引き構造のＩＧＢＴにおいて、トレンチゲートを構成するトレンチ５の内部に形成されたゲート絶縁膜６と、ゲート電極７のうち、ゲート電極７をＰｏｌｙＳｉよりも高熱伝導率である材料、例えば、ＳｉＣで構成する。 - 特許庁

The nonvolatile semiconductor storage comprises a semiconductor substrate 1; a control gate 22 and a floating gate 3 formed side by side on a gate insulation film on a channel region in the semiconductor substrate 1; and an erasure gate 10 that faces an upper surface FUS of the floating gate 3 and is positioned above the upper surface FUS as a whole.例文帳に追加

不揮発性半導体記憶装置は、半導体基板１と、半導体基板１中のチャネル領域上のゲート絶縁膜上に並んで形成されたコントロールゲート２２及びフローティングゲート３と、フローティングゲート３の上面ＦＵＳと対向し全体がその上面ＦＵＳよりも上に位置する消去ゲート１０と、を備える。 - 特許庁

In the boundary between a gate oxide film 112 formed on a silicon substrate 101 of an element forming region 10 and an element separating film 110 contacted with the gate oxide film 112, the thickness D' of a gate electrode 114 is made larger than the uniform thickness D of the gate electrode 114 present on the gate oxide film 112.例文帳に追加

素子形成領域１０のシリコン基板１０１上に形成したゲート酸化膜１１２と、このゲート酸化膜１１２に接する素子分離膜１１０との境界において、ゲート電極１１４の厚みＤ’を、ゲート酸化膜１１２上のゲート電極１１４均一な厚みＤよりも大きくする。 - 特許庁

To provide a semiconductor device in which by designing a novel architecture for a gate structure composed of a gate electrode and gate wiring, a gate electrode for a MOSFET in the element region can be set to an optimum film thickness from the viewpoint of leakage and characteristics, and the gate wiring has a MOSFET with a high yield with no unfinished silicide.例文帳に追加

ゲート電極及びゲート配線からなるゲート構造を新規な構成にすることによって素子領域のＭＯＳＦＥＴのゲート電極がリーク、特性の観点から最適な膜厚に設定でき、ゲート配線がシリサイド未形成のない歩留まりの高いＭＯＳＦＥＴを有する半導体装置を提供する。 - 特許庁

Further, the field gate electrodes 5 are disposed with an intergate space D which is substantially constant in the longitudinal direction of the cells 2, so that the three field gate electrodes 5 (and the dummy gate electrode 4) containing the corresponding field gate electrode 5 are disposed in a region within a constant radius around the arbitrary field gate electrode 5.例文帳に追加

さらに、フィールドゲート電極５は、任意のフィールドゲート電極５を中心とする一定半径内の領域に、当該フィールドゲート電極５を含む３つのフィールドゲート電極５（およびダミーゲート電極４）が配置されるように、セル２の長手方向にほぼ一定のゲート間スペースＤを空けて配置されている。 - 特許庁

A low-concentration LDD region 15a and an ultra-shallow high-concentration LDD region 15b spaced from a region immediately below a gate electrode 13 are formed on a sidewall 14 formed on the side wall of the gate electrode 13, and source-drain regions 16 are formed outside these.例文帳に追加

ゲート電極１３の側壁に形成されたサイドウォール１４の下に、低濃度ＬＤＤ領域１５ａと、極浅でかつゲート電極１３直下の領域から離して高濃度ＬＤＤ領域１５ｂを形成し、これらの外側にソース・ドレイン領域１６を形成する。 - 特許庁

The charge storage part (3) includes a first region (11) formed at a position near the first control gate part (2), and a second region (15) which is formed at a position near the second control gate part (4) and is configured such that channel potential increases than the first region (11).例文帳に追加

その電荷蓄積部（３）は、その第１制御ゲート部（２）に近い位置に形成された第１領域（１１）と、その第２制御ゲート部（４）に近い位置に形成され、その第１領域（１１）よりもチャネル電位が増加するように構成された第２領域（１５）とを備える。 - 特許庁

Between a p-gate diffusion region 23 on the left side and a p-gate diffusion region 23' on the right side on an n-type silicon substrate, and in between the CH1 and the CH2, a channel isolation region 29 is formed of an oxygen doped semi-insulating polycrystalline silicon film 35a doped with phosphorus.例文帳に追加

そして、Ｎ型シリコン基板上における左側のＰゲート拡散領域２３と右側のＰゲート拡散領域２３'との間であって、ＣＨ1とＣＨ2との間に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜３５aでなるチャネル分離領域２９が形成されている。 - 特許庁

An insulating layer 14 and a gate electrode 15 are formed on the layer 13 and impurities are introduced in the layer 13 using this gate electrode 15 as a mask to form a channel region 13a, a source region 13b and a drain region 13c in the layer 13 in a self-alignment manner.例文帳に追加

多結晶シリコン層１３の上に絶縁層１４，ゲート電極１５を形成し、このゲート電極１５をマスクとして多結晶シリコン層１３に不純物を導入して、チャネル領域１３ａ，ソース領域１３ｂおよびドレイン領域１３ｃを自己整合的に形成する。 - 特許庁

In a step of doping the first halo region, oblique ion implantation is carried out, with the use of a gate electrode as a mask, and in a step of doping the second halo region, vertical ion implantation is carried out with use of the gate electrode as the mask and with a dose rate which is larger than the dose rate of the first halo region ion implantation.例文帳に追加

第１ハロー領域のドーピング工程を、ゲート電極をマスクとして、斜めにイオン注入し、さらに、第２ハロー領域は、ゲート電極をマスクとして、垂直に、かつ第１ハロー領域のイオン注入ドーズ量よりも大きなドーズ量でイオン注入することにより形成する。 - 特許庁

The semiconductor device includes an MIS transistor comprising a semiconductor substrate having an element isolation region, a diffusion region formed on the semiconductor substrate, a gate electrode formed on the semiconductor substrate through a gate insulation film, and a silicide layer (3) formed on the diffusion region.例文帳に追加

素子分離領域を有する半導体基板と、前記半導体基板に形成された拡散領域と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記拡散領域上に形成されたシリサイド層（３）とを具備するＭＩＳトランジスタを含む半導体装置である。 - 特許庁

With a floating gate 8 which is substantially embedded in a channel region 4, the floating gate 8 is positioned in the velocity vector direction of the channel hot electrons for improved writing efficiency, so that the step between a drain region 13 and a source region 14 is eliminated for and glanarization is made.例文帳に追加

溝領域４にフローティングゲート８を実質的に埋め込んだことにより、チャネルホットエレクトロンの速度ベクトル方向にフローティングゲート８が位置するために書き込み効率を向上でき、ドレイン領域１３とソース領域１４との段差が解消され、平坦化がなされる。 - 特許庁

A drain region 2a is formed in the vicinity of a gate electrode MG1 and a source region 2b is formed on a surface layer of a silicon substrate 2 while the source region 2b is separated from the side end (end part) of a gate electrode MG1 in a plane direction by the film thicknesses of a silicon oxide film 11 and a silicon nitride film 12.例文帳に追加

ドレイン領域２ａはゲート電極ＭＧ１の近傍に位置して形成されており、ソース領域２ｂはシリコン酸化膜１１およびシリコン窒化膜１２の膜厚分だけゲート電極ＭＧ１の側端（端部）から平面方向に離間してシリコン基板２の表層に形成されている。 - 特許庁

In a gate electrode 5 of a pair of transistors consisting of an n-channel-type MISFETQn and a p-channel MISFETQp, gate length in a boundary from an active region B to an element separation region A is relatively increased as compared with that in the active region B.例文帳に追加

ｎチャネル型ＭＩＳＦＥＴＱｎおよびｐチャネル型ＭＩＳＦＥＴＱｐからなるペアトランンジスタのゲート電極５において、活性領域Ｂから素子分離領域Ａにかけての境界部分におけるゲート長を、活性領域Ｂにおけるゲート長よりも相対的に長くする。 - 特許庁

The width of the mesa and the doping concentration of the body region 107 and a gate 103 doped with a material of the same conductivity type as that of the body region are established such that the body region is fully depleted by the combined effects of source-body and drain-body junctions and the gate.例文帳に追加

また、メサの幅、並びにボディ領域１０７及びボディ領域と同じ導電型の材料でドープされたゲート１０３のドープ濃度は、ソース−ボディ及びドレイン−ボディ接合部及びゲートの複合作用によりボディ領域が完全に空乏領域化されるように設定する。 - 特許庁

The sensor is a sensor containing the back gate type field-effect transistor and characterized in that the gate electrode, which surrounds a reaction region, is fixed on the insulating film of a semiconductor substrate and the thickness of the insulating film of the reaction region is less than the thickness of the insulating film in the periphery of the reaction region.例文帳に追加

本発明のセンサは、バックゲート型の電界効果トランジスタを含むセンサであって、反応領域を囲むゲート電極が半導体基板の絶縁膜上に固定されていること、および反応領域の絶縁膜の厚さがその周囲の絶縁膜の厚さよりも薄いことを特徴とする。 - 特許庁

A field effect type transistor is constituted of a source region 101, a drain region 102, a channel region 103, a gate insulation film 104, and a floating gate electrode 105, a ferroelectric capacitor 113 is provided on the field effect type transistor through a insulation film.例文帳に追加

ソース領域１０１、ドレイン領域１０２、チャネル領域１０３、ゲート絶縁膜１０４及び浮遊ゲート電極１０５によって電界効果型トランジスタが構成されており、該電界効果型トランジスタの上には絶縁膜を介して強誘電体キャパシタ１１３が設けられている。 - 特許庁

The drain electrode overlaps the gate electrode in a first overlapping region; the source electrode overlaps the gate electrode in a second overlapping region to constitute a TFT; and the second electrode overlaps the first electrode in a third overlapping region and constitutes a charge storage capacitor.例文帳に追加

この構成では、ドレイン電極は第一重畳領域でゲート電極と重なり合い、ソース電極は第二重畳領域でゲート電極と重なり合ってＴＦＴを形成し、第二電極は第三重畳領域で第一電極と重なり合って電荷蓄積キャパシタを形成する。 - 特許庁

A polyimide film 20 which surrounds the outer periphery of the region to be occupied by each of a source/drain region 22, the color filter 23 and pixel electrode 24 and the source line 26 with the wall is formed on a glass substrate 10 after forming a gate electrode 13, a gate insulation film 16 and a channel region 18.例文帳に追加

ゲート電極１３、ゲート絶縁膜１６及びチャネル領域１８を形成した後のガラス基板１０上に、ソース／ドレイン領域２２、カラーフィルタ２３及び画素電極２４、ソース線２６の各々を形成すべき領域の外周を壁で囲むポリイミド膜２０を形成する。 - 特許庁

Then widths W_C1 and W_C2 of first and second overlap regions 29a and 29b where the first and second main electrodes overlap with the active region, respectively, in a gate width direction 31 are ≥10 times as large as a width W_G of a third overlap region 35 where the gate electrode overlap with the active region in the gate width direction.例文帳に追加

そして、第１及び第２主電極と活性領域とが重なる第１及び第２重なり領域２９ａ及び２９ｂの、ゲート幅方向３１に沿った幅Ｗ_Ｃ１及び幅Ｗ_Ｃ２は、ゲート電極と活性領域とが重なる第３重なり領域３５の、ゲート幅方向に沿った幅Ｗ_Ｇの１０倍以上である。 - 特許庁

The semiconductor device is characterized in that island-shaped second conductivity regions 21, 22 and 23 which are formed alternately with the drift region 17 in a gate-length direction, a gate-width direction and a depth direction, and electrically connected in the gate-width direction and depth direction are formed in the first conductivity type semiconductor region forming the drift region 17.例文帳に追加

この半導体装置では、ドリフト領域１７を形成する第１導電型半導体領域において、ゲート長方向、ゲート幅方向及び深さ方向において、ドリフト領域１７と交互に形成され、ゲート幅方向、且つ、深さ方向に電気的に接続されている島状の第２導電型半導体領域２１，２２，２３が形成されている。 - 特許庁

A gate electrode comprising poly-Si 4 and WSi 5 is provided via a gate oxide film 3 in an active region on a semiconductor substrate 1 isolated by an isolation region 2 and a capacity contact hole 8 reaching a diffusion region is formed contiguously to a gate electrode, while being self-aligned in an interlayer insulation film 7 deposited to cover the electrode.例文帳に追加

半導体基板１上の素子分離領域２により分離された能動領域に、ゲート酸化膜３を介して多結晶Ｓｉ４とＷＳｉ５からなるゲート電極を設け、該電極を覆って堆積した層間絶縁膜７に、ゲート電極に対し隣接し自己整合的に形成された拡散領域まで貫通する容量接続孔８を形成する。 - 特許庁

The semiconductor device 100 is provided with: an n+ type buffer region 17; an n type drift region 16; a p type base region; a gate electrode 8; a source electrode 4; guard rings 12a and 12b; a channel stopper region 14; and a drain electrode 18.例文帳に追加

半導体装置１００は、ｎ^+型のバッファ領域１７と、ｎ型のドリフト領域１６と、ｐ型のベース領域２と、ゲート電極８と、ソース電極４と、ガードリング１２ａ、１２ｂと、チャネルストッパ領域１４と、ドレイン電極１８を備えている。 - 特許庁