「gate region」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

Then, the protective insulating film 105 on the low leak MOSFET active region is removed, and a second gate insulating film is formed on the low leak MOSFET active region.例文帳に追加

その後、低リークＭＯＳＦＥＴ活性領域上の保護絶縁膜１０５を除去して、低リークＭＯＳＦＥＴ活性領域上に第２のゲート絶縁膜を形成する。 - 特許庁

In the surface of the well region under both ands of each of the gate electrodes 13a, 13b, offset sections 15a, 15b, each having an N type impurity region, are formed in the same manner.例文帳に追加

ゲート電極１３ａ，１３ｂ両端部下のウェル領域表面でそれぞれＮ型の不純物領域を有するオフセット部１５ａ，１５ｂが同等に設けられている。 - 特許庁

In a transistor 40A, a source region 420 and a drain region 430 are heavily doped regions where impurities are introduced in self-alignment with a gate electrode 460.例文帳に追加

トランジスタ４０Ａにおいて、ソース領域４２０およびドレイン領域４３０は、ゲート電極４６０に対してセルフアライン的に不純物が導入された高濃度領域である。 - 特許庁

An n-type offset layer 20 is formed at the site that serves as an electric current path provided by a trench gate electrode 16 between a channel formation region 10 and a drain region 13.例文帳に追加

ｎ型のオフセット層２０が、チャネル形成領域１０とドレイン領域１３との間のトレンチゲート電極１６による電流経路となる部位に形成されている。 - 特許庁

A cell block 10 satisfies a predetermined design rule that is set for the field diffusing region, the gate forming region and the fixation of the potential of the well in the semiconductor device.例文帳に追加

そして、セルブロック１０は、半導体装置においてフィールド拡散領域およびゲート形成領域並びにウェルの電位固定に課される所定の設計ルールを満たす。 - 特許庁

In a manufacturing method of a semiconductor device, a gate for the n-type MIS transistor region 3 is implanted in a state where an n-type decoupling capacitor region 4 is covered.例文帳に追加

本発明の半導体装置の製造方法では、ｎ型ＭＩＳトランジスタ領域３のためのゲート注入を、ｎ型デカップリングコンデンサ領域４を覆った状態で行う。 - 特許庁

Dummy members 103 and 104 covering a region to form a gate electrode and a sidewall therein, are formed on the active region of a P-type Si substrate 100.例文帳に追加

ｐ型のＳｉ基板１００の活性領域上に、ゲート電極及びサイドウォールを形成しようとする領域を覆うダミー部材１０３，１０４を形成する。 - 特許庁

In a non-volatile memory in which a channel formation region, a tunnel insulating film, and a floating gate are stacked in this order, the channel formation region is formed using an oxide semiconductor layer.例文帳に追加

チャネル形成領域、トンネル絶縁膜及び浮遊ゲートを順に積層した不揮発性メモリにおいて、チャネル形成領域を酸化物半導体層により構成する。 - 特許庁

With the gate electrode 6 as a mask, a pair of high-concentration diffusion region 8 of a second conductive type which is higher in concentration than the second low-concentration diffusion region 3 is formed.例文帳に追加

そして、ゲート電極６をマスクとして、第２低濃度拡散領域３よりも高濃度の第２導電型の一対の高濃度拡散領域８を形成する。 - 特許庁

To provide a distance sensor and a distance image sensor capable of appropriately distributing an electric charge generated in a region immediately below a photo gate electrode to each semiconductor region.例文帳に追加

フォトゲート電極の直下の領域に発生した電荷を各半導体領域に適切に振り分けることが可能な距離センサ及び距離画像センサを提供すること。 - 特許庁

The gate electrode 12 of a MOS transistor is connected to a power supply voltage VDD while a source region 16, a drain region 18 and a semiconductor base board 14 are grounded.例文帳に追加

ＭＯＳトランジスタのゲート電極１２を電源電圧ＶＤＤに接続し、ソース領域１６とドレイン領域１８と半導体基板１４とを、グランドに接続する。 - 特許庁

Thereafter, after a p-type pocket region 7 is formed, an insulated side wall 8 is formed on the side of the gate electrode 4 and a high concentration source/drain region 9 is formed.例文帳に追加

その後、ｐ型ポケット領域７を形成した後、ゲート電極４の側面上に絶縁性サイドウォール８を形成し、高濃度ソース・ドレイン領域９を形成する。 - 特許庁

To provide a semiconductor device capable of forming an impurity low-density diffusion region close to a gate electrode in a second region, and to provide a method for manufacturing the semiconductor device.例文帳に追加

第２領域において不純物低密度拡散領域をゲート電極に近接して形成することができる半導体装置、及びその製造方法を得る。 - 特許庁

A source electrode 12 is arranged on the p^+-type body contact region 6 and the n^+-type source region 7 separatedly from the gate electrode 10 by an interlayer insulation film 11.例文帳に追加

ソース電極１２は、ｐ^+型ボディコンタクト領域６およびｎ^+型ソース領域７の上に、層間絶縁膜１１によってゲート電極１０と離れて設けられている。 - 特許庁

The gate contact electrode 21 is arranged in contact with the first p-type region 16, to overlap the whole thereof with the first p-type region 16 in top view.例文帳に追加

ゲートコンタクト電極２１は、平面的に見てその全体が第１のｐ型領域１６に重なるように、第１のｐ型領域１６に接触して配置されている。 - 特許庁

The source electrode 28 is connected only with either of the first contact region or the second contact region on an arbitrary cross section vertical to a length direction of the gate electrode 11.例文帳に追加

ソース電極28は、ゲート電極11の長手方向に垂直な任意の断面において、第1のコンタクト領域と第2のコンタクト領域のいずれか一方のみと接続される。 - 特許庁

The charge accumulated in an embedded region 49 by the photoelectric conversion is transferred passing through beneath a transferring gate electrode 51 to the region 47.例文帳に追加

埋め込み領域４９に光電変換により蓄積された電荷は、転送ゲート電極５１の直下を通過してソース近傍ｐ型領域４７に転送される。 - 特許庁

Further, a LDD spacer 540 is formed on the side wall of the select gate 506, and a drain diffusion region has a LDD structure with a HALO region 536.例文帳に追加

更には選択ゲート５０６の側壁にＬＤＤスペーサ５４０が形成され、ドレイン拡散領域はＨＡＬＯ領域５３６を有するＬＤＤ構造となっている。 - 特許庁

In this semiconductor device, an isolation region 17 is formed at a central region at substantially equal distances from a pair of gate regions 9 for the trenches 7.例文帳に追加

本発明の半導体装置では、トレンチ７に対し、一対のゲート領域９からほぼ同等の距離である中央領域に分離領域１７を形成する。 - 特許庁

A p-type base region 15, n+ type emitter regions 16, gate electrodes 18 and an emitter electrode 19 are formed on the upper surface of the n- type base region 14.例文帳に追加

そして、ｎ−型ベース領域１４の上面にはｐ型ベース領域１５、ｎ型エミッタ領域１６、ゲート電極１８及びエミッタ電極１９が設けられている。 - 特許庁

To provide a semiconductor device which can inhibit hole injection from an insulated gate bipolar transistor (IGBT) element region to a diode element region and has a structure ensuring breakdown voltage.例文帳に追加

ＩＧＢＴ素子領域からダイオード素子領域へのホールの注入を抑制することができ、さらに耐圧を確保できる構造を備えた半導体装置を提供する。 - 特許庁

A TFT that uses a polycrystal Si film with no radiation of CW laser is formed in the pixel region PXD and the gate line driving circuit region GCR.例文帳に追加

画素領域ＰＸＤとゲート線駆動回路領域ＧＣＲにはＣＷレーザを照射していない多結晶Ｓｉ膜を用いたＴＦＴが形成されている。 - 特許庁

A terminal is connected to a p-type pad region 10b formed continuously in the source electrode 7s, the drain electrode 7d and the gate region 9b, and electric characteristics are measured.例文帳に追加

ソース電極７ｓ、ドレイン電極７ｄ、ゲート領域９ｂに連続して形成されたｐ型のパッド領域１０ｂに端子を接続させ電気的特性を測定する。 - 特許庁

The ESD protective element is provided with an annular gate electrode 202, an n^+-type drain region 201 formed inside the electrode 202, and an n^+-type source region 203 formed outside the electrode 202.例文帳に追加

保護素子は、リング状のゲート電極２０２、その内側のＮ^＋ドレイン領域２０１、外側のＮ^＋ソース領域２０３、そして、シールド・プレート電極２０４を備えている。 - 特許庁

The impurity region IM1 is arranged beneath the back gate region BG with the epitaxial layer EP sandwiched, forms p-n junction with the epitaxial layer EP, and is the second conductivity type one.例文帳に追加

不純物領域ＩＭ１はエピタキシャル層ＥＰを挟んでバックゲート領域ＢＧの下に位置し、かつエピタキシャル層ＥＰとｐｎ接合を構成し、第２導電型である。 - 特許庁

A gate of the switch device 305 is connected with the scan signal line region, a drain is connected with the data signal line region and the pixel electrode is connected with a source of the switch device.例文帳に追加

このスイッチデバイス３０５のゲートはスキャン信号ライン区域に連接し、ドレインは資料信号ライン区域に連接し、画素電極はこのスイッチデバイスのソースに連接する。 - 特許庁

A pair of selection gates are arranged on the gate oxide layer and the separation region while the pair of selection gates are provided with shapes of stripes and are orthogonal to the stripe-shape active region.例文帳に追加

一対の選択ゲートはゲート酸化層と分離領域上に配置され、一対の選択ゲートはストライプ状で、ストライプ状アクティブ領域に対し垂直である。 - 特許庁

A P^+-type impurity introduction region 24 is formed in the upper surface of a substrate 80 including a part adjacent to a channel formation region at lower parts of gate structures 10 and 14.例文帳に追加

Ｐ^+型不純物導入領域２４は、ゲート構造１０，１４の下方のチャネル形成領域に隣接する部分を含んで、基板８０の上面内に形成されている。 - 特許庁

A region directly under a gate insulating film 12 of an SI film 18 is an Si cap region 24 with a p-type impurity (5 x 10^17 atoms x cm^-3) introduced.例文帳に追加

Ｓｉ膜１８のうちゲート絶縁膜１２の直下に位置する領域は、Ｐ型不純物（５×１０^17atoms・ｃｍ^-3）が導入されたＳｉキャップ領域２４となっている。 - 特許庁

A gate electrode 104 has a pattern with an aperture above at least the region 120 out of the element formation region 10HV as viewed from the top.例文帳に追加

ゲート電極１０４は、平面視したときに、素子形成領域１０ＨＶのうち少なくとも第１不純物領域１２０の上方に開口を有するパターンを有している。 - 特許庁

In the sense element region 18, a first emitter electrode 10, to which a sense current flowing through an IGBT (Insulated Gate Bipolar Transistor) element in the sense element region 18 flows, is formed.例文帳に追加

センス素子領域１８には、センス素子領域１８内のＩＧＢＴ素子を流れるセンス電流が流れ込む第１のエミッタ電極１０が形成されている。 - 特許庁

An annular gate electrode 6 is provided above pn-junction portions 22 between the side surfaces of the p-type body region 4 and the n-type drift region 3 along the pn-junction portions 22.例文帳に追加

ｐ型ボディ領域４の側面とｎ型ドリフト領域３とのｐｎ接合部２２の上方に、そのｐｎ接合部２２に沿って、環状のゲート電極６が設けられる。 - 特許庁

A high dielectric constant film 6 as a gate insulating film is formed extended from a first upper portion 1a onto a second active region 1b through an element isolation region 2.例文帳に追加

第１の活性領域１ａ上から素子分離領域２上を経て第２の活性領域１ｂ上まで、ゲート絶縁膜となる高誘電率膜６が形成されている。 - 特許庁

A gate electrode 14 to be a part of a word line is formed within a groove 17, formed in the active region and over the groove and insulated from the active region.例文帳に追加

ワード線の一部としてのゲート電極１４は、活性領域に形成された溝１７内及び溝を跨いで形成され、活性領域と絶縁されている。 - 特許庁

To provide a semiconductor device that prevents reverse current in the boundary between a diode region and IGBT (Insulated Gate Bipolar Transistor) region without blocking heat conduction.例文帳に追加

ダイオード領域とＩＧＢＴ領域の間における熱伝導を阻害することなく、境界部における逆電流を抑制することができる半導体装置を提供する。 - 特許庁

The first low-concentration doped region having the second conductivity is formed in the first conductive substrate, and between the gate and the second conductive source region.例文帳に追加

前記第二導電性を持つ第一の低濃度ドープ領域は前記第一導電性の基板中、前記ゲートと前記第二導電性のソース領域との間に形成される。 - 特許庁

A source region 3 and a drain region 4 formed on a semiconductor substrate 2 and a gate electrode 6 formed on the semiconductor substrate 2 constitute an MOSFET.例文帳に追加

半導体基板２に形成されたソース領域３およびドレイン領域４と、半導体基板２上に形成されたゲート電極６とは、ＭＯＳＦＥＴを構成する。 - 特許庁

An impurity region 28 of a source-drain region is formed on the semiconductor substrate 11 on both sides of the gate electrode 24 by use of the ion implantation mask 20.例文帳に追加

そのイオン注入マスク２０を用いてゲート電極２４の両側の半導体基板１１にソース・ドレイン領域の不純物領域２８を形成することを特徴とする。 - 特許庁

A source-drain region 108 is formed by forming an n+high concentration impurity region 107 by the ion implantation using the gate electrode side wall 104 as the ion implantation mask.例文帳に追加

このゲート電極側壁１０４等をイオン注入マスクとして、ｎ＋高濃度不純物領域１０７をイオン注入で形成し、ソース・ドレイン領域１０８を形成する。 - 特許庁

After implanting impurity ions for forming the N type diffusion region 25, the N type diffusion region 25 is diffused in a γ-shape under a gate electrode 22 by heat treatment.例文帳に追加

そして、Ｎ型の拡散層２５を形成する不純物をイオン注入した後、熱処理により、Ｎ型の拡散層２５をゲート電極２２下方で、γ形状に拡散する。 - 特許庁

When switching an IGBT element region 24 to on-state, a positive polar voltage is applied to at least the trench gate electrode group 6a of the IGBT element region 24.例文帳に追加

ＩＧＢＴ素子領域２４をオン状態に切換える際には、少なくともＩＧＢＴ素子領域２４のトレンチゲート電極群６ａに正極性の電圧を印加する。 - 特許庁

A gate electrode 9 is formed on the surface of the n^- layer 2 positioned between the p diffusion region 3 and the p^- diffusion region 5 through an oxide film 10.例文帳に追加

このｐ拡散領域３とｐ^-拡散領域５の間に位置するｎ^-層２の表面上に酸化膜１０を介在してゲート電極９が形成される。 - 特許庁

In the well region 11, an N- type source/drain region 151 is stretched from below the N+ type parts 131 on both sides of the gate electrode 13 to below a side wall insulating film 14.例文帳に追加

ウェル領域１１においてゲート電極１３両端のＮ^+ 型部分１３１下から側壁絶縁膜１４下に亘ってＮ^- ソース，ドレイン領域１５１が延在している。 - 特許庁

The source/drain regions of the first MIS transistor are not in contact with the element separation region 2 positioned at the edge in the lengthwise direction of the gate in the first active region 21a.例文帳に追加

第１のＭＩＳトランジスタのソース／ドレイン領域は、第１の活性領域２１ａにおけるゲート長方向の端部に位置する素子分離領域２に接していない。 - 特許庁

A gate electrode 39 consisting of polysilicon is formed on the base region 35 between the silicon layer 33 and source region 37 via a thin silicon oxide 38.例文帳に追加

シリコン層３３とソース領域３７との間のベース領域３５上に薄いシリコン酸化膜３８を介してポリシリコンからなるゲート電極３９が形成される。 - 特許庁