「gate region」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

A gate electrode 5a of the memory transistor TR1 is formed on an A plane and a B plane of side faces of the element formation region 100.例文帳に追加

メモリトランジスタＴＲ１のゲート電極５ａが素子形成領域１００の側面のＡ面及びＢ面に形成される。 - 特許庁

A mask 17 is formed which has such a pattern that only a region of an i-AlGaN layer 12 where a gate electrode 15 is formed is opened.例文帳に追加

ｉ−ＡｌＧａＮ層１２のゲート電極１５を形成する領域のみを開口させたパターンのマスク１７を形成する。 - 特許庁

The gate electrode 3 is provided on the semiconductor region 9 which is composed of the III group nitride semiconductor and contains a phosphorus element 12.例文帳に追加

ゲート電極３が、III族窒化物半導体から成り燐元素１２を含む半導体領域９上に設けられている。 - 特許庁

Then a memory source-drain region SDm is formed by ion implantation D01 using the dummy gate DG as an ion implantation mask.例文帳に追加

その後、ダミーゲートＤＧをイオン注入マスクとしたイオン注入Ｄ０１によって、メモリソース・ドレイン領域ＳＤｍを形成する。 - 特許庁

Then, the metal silicide layer 13 is formed on the gate electrodes 6a, 6b and the source/drain region with salicide technology.例文帳に追加

それから、サリサイド技術によりゲート電極６ａ，６ｂおよびソース・ドレイン領域上に金属シリサイド層１３を形成する。 - 特許庁

The insulated-gate structure 10 has a semiconductor region 12 consisting of gallium nitride introducing magnesium as impurities.例文帳に追加

絶縁ゲート構造体１０は、マグネシウムが不純物として導入されている窒化ガリウムの半導体領域１２を備えている。 - 特許庁

By this construction, a common diffusion area can be arranged in a region where the gate electrodes are opposed to each other.例文帳に追加

このような構造にすることで、ゲート電極同士が対向する領域に共通拡散領域を設けることが可能となる。 - 特許庁

A source/drain region 12a that is formed on a substrate 10 is electrically connected to a gate electrode 14 by the local wiring structure.例文帳に追加

基板１０に形成されたソース・ドレイン領域１２ａとゲート電極１４を局所配線構造で電気的に接続する。 - 特許庁

The gate layer 28 is formed of semiconductor material, whose forbidden band width is wider than that of an adjacent channel region.例文帳に追加

ゲート層２８が、隣接するチャネル領域の禁制帯幅よりも広い禁制帯幅を有する半導体材料で形成される。 - 特許庁

A portion of the N-type semiconductor region 101 constituting the photodiode and a portion of the transfer gate electrode 103 are overlapped each other.例文帳に追加

ＰＤを構成するＮ型半導体領域１０１の一部と転送ゲート電極１０３の一部とが互いに重なる。 - 特許庁

An erasure gate electrode 54 is formed in the element isolation region 61 while buried in the silicon oxide film 11.例文帳に追加

消去ゲート電極５４は、シリコン酸化膜１１の内部に埋め込まれる態様で、素子分離領域６１内に形成されている。 - 特許庁

In a polysilicon liquid crystal display device, a pixel region 1, a source driver 2 and a gate driver 3 are formed on one substrate 5.例文帳に追加

このポリシリコン液晶表示装置は、画素部１とソースドライバ２とゲートドライバ３が同一基板５上に形成されている。 - 特許庁

To provide a nonvolatile memory unit having a high voltage endurance between an active region of a substrate and a control gate electrode.例文帳に追加

基板の活性領域と制御ゲート電極との間の高い耐電圧特性を有する不揮発性記憶装置を提供する。 - 特許庁

The second gate structure 52 is formed on the source region 25 through a second insulating film 32 thicker than the first insulating film 31.例文帳に追加

第２ゲート構造５２は、第１絶縁膜３１より厚い第２絶縁膜３２を介してソース領域２５上に形成される。 - 特許庁

Since the LDD region 8 is formed later than a gate electrode 4, TAT from programming to forwarding can be shortened.例文帳に追加

ＬＤＤ領域８はゲート電極４より後に形成されるので、プログラム工程から出荷までのＴＡＴを短くできる。 - 特許庁

An impurity region 15 is formed on the semiconductor substrate 11 using the gate electrode 12 and the sidewall insulating film 14 as a mask.例文帳に追加

ゲート電極１２およびサイドウォール絶縁膜１４をマスクとして、半導体基板１１に不純物領域１５が形成される。 - 特許庁

A tunnel oxide film, a first gate electrode material, and a first CMP stopper material are sequentially formed in the cell region on a silicon substrate.例文帳に追加

シリコン基板上のセル領域に、順にトンネル酸化膜と第１ゲート電極材と第１ＣＭＰストッパー材を形成する。 - 特許庁

A drain region 275 is formed outside a control gate 270 which is formed on the sidewall of the insulating film plug 250 by a self alignment method.例文帳に追加

絶縁膜プラグ250の側壁に自己整列方式で形成された制御ゲート270の外側にドレイン領域275を形成する。 - 特許庁

A source/drain region is formed on both sides of the Y direction of a laminated gate electrode 6 and on the upper side of the silicone oxide film 8.例文帳に追加

ソース／ドレイン領域が積層ゲート電極６のＹ方向両脇で且つシリコン酸化膜８の上側に形成されている。 - 特許庁

A first high-concentration impurity region 31A is formed beside the gate electrode 22A in a semiconductor substrate 10.例文帳に追加

半導体基板１０におけるゲート電極２２Ａの側方には第１高濃度不純物領域３１Ａが形成されている。 - 特許庁

A pair of source/drain regions are formed in the surface of the semiconductor substrate so as to pinch a region below the gate electrode.例文帳に追加

半導体基板の表面内には、ゲート電極の下の領域を挟むように１対のソース／ドレイン領域が形成される。 - 特許庁

The bidirectional zener diode formed in the p^--type region 2b is connected between a source and a drain and between a source and a gate.例文帳に追加

また、ｐ^-型領域２ｂに形成された双方向ツェナーダイオードは、ソース−ドレイン間およびソース−ゲート間に接続されている。 - 特許庁

This polysilicon layer is selectively etched in such a manner that a gate region is formed on a part of the trench of the core area.例文帳に追加

このポリシリコン層は、前記コアエリアの前記トレンチの一部分にゲート領域を形成するように選択的にエッチングされる。 - 特許庁

In the region D, a switching transistor containing a gate electrode 7 and n^+ type source drain regions 5a-5c, and a capacitor are formed.例文帳に追加

領域Ｄではゲート電極７およびＮ＋型ソース・ドレイン領域５ａ〜５ｃを含むスイッチングトランジスタとキャパシタが形成される。 - 特許庁

Phosphorus is diffused selectively into the polysilicon layer 12 as a whole, in a region for the formation of a split gate type flash EEPROM cell (MC).例文帳に追加

そして、スプリットゲート型フラッシュEEPROMセル（ＭＣ）の形成領域における、ポリシリコン層１２の全体に選択的にリンを拡散する。 - 特許庁

The isolation method also includes forming of an isolation gate over substantial portions of a field isolation region to isolate pixels in an array of pixels.例文帳に追加

分離方法では更に、電界分離領域の大部分の上に分離ゲートを形成して、ピクセルアレイのピクセルを互いに分離する。 - 特許庁

This sensor includes a pickup region positioned on one of first and second source/drain regions on either side of a source follower gate.例文帳に追加

このセンサは、ソースフォロワーゲート両側の第１または第２ソース／ドレイン領域の一側に配置されたピックアップ領域を含む。 - 特許庁

In the inside of the trench, a trench lower portion insulating film is formed thicker than a surface gate oxide film in the first semiconductor region.例文帳に追加

トレンチの内部において、トレンチ下部絶縁膜が、第１半導体領域の表面ゲート酸化膜より厚く形成されている。 - 特許庁

The pixel electrode is formed inside the pixel region by the bank formed by discharging on the data line and the gate line.例文帳に追加

画素電極はデータ配線とゲート配線の上に吐出されて形成されたバンクにより画素領域の内側に成膜される。 - 特許庁

A sufficient breakdown voltage is thereby ensured even when an operation for grounding the back-gate region and a drain electrode is performed.例文帳に追加

これにより、バックゲート領域とドレイン電極を接地する動作を行った場合でも十分な耐圧を確保することができる。 - 特許庁

A gate electrode 12 for NMOS formed of an electrode material 34 for NMOS is formed at the NMOS formation region 8.例文帳に追加

ＮＭＯＳ形成領域８には、ＮＭＯＳ用電極材料３４からなるＮＭＯＳ用ゲート電極１２を形成する。 - 特許庁

The sub liquid crystal panel is provided with a second gate line group and a second data line group in a second display region so that a second video is displayed.例文帳に追加

サブ液晶パネルは、第２表示領域に第２ゲートライン群と第２データライン群とを具備して第２映像を表示する。 - 特許庁

A gate electrode 103 is provided on a monocrystal Si substrate 101 through the intermediary of a gate oxide film 102, a side wall insulating film 105 is provided on each side of the gate electrode 103, and a LOCOS oxide film 104 is provided as an element isolating region.例文帳に追加

単結晶Ｓｉ基板１０１にゲート酸化膜１０２を介してゲート電極１０３が設けられ、ゲート電極１０３の両側部に側壁絶縁膜１０５が設けられ、素子分離領域としてＬＯＣＯＳ酸化膜１０４が設けられている。 - 特許庁

In each sector region 210, four main control gate lines MCG extending along a row direction B, control gate driving sections CGDRV0-3 driving them, and a plurality of sub-control gate lines SCG extending alog a column direction A are provided.例文帳に追加

各セクタ領域２１０には、行方向Ｂに沿って延びる４本のメインコントロールゲート線ＭＣＧと、それらを駆動するコントロールゲート駆動部ＣＧＤＲＶ０〜３と、列方向Ｂに沿って延びる複数のサブコントロールゲート線ＳＣＧとが設けられる。 - 特許庁

By selectively removing this polysilicon film 19 and the gate insulating film 18, a gate electrode 22, the alignment mark part 23, and the gate electrode 24 for the anti fuse part are formed on the element region, in the second recess 13, and in the bottom surface of the third recess 14 respectively.例文帳に追加

このポリシリコン膜１９、ゲート絶縁膜１８が選択的に除去され、素子領域上にゲート電極２２、前記第２の凹部１３に合わせマーク部２３、第３の凹部１４の底表面にアンチフューズ部用のゲート電極２４が形成される。 - 特許庁

Thus, when the negative voltage applied to the trench gate is equal, the breakdown voltage of the element region when a defect is present in the trench gate electrode is measured to be lower than that when a defect is absent in the trench gate electrode.例文帳に追加

このため、トレンチゲート電極に印加する負の電圧が等しければ、トレンチゲート電極に不良がある場合の素子領域の耐圧は、トレンチゲート電極に不良がない場合の素子領域の耐圧に比べて低い耐圧が測定される。 - 特許庁

To provide a TFT array inspection device which detects defects of a gate drive circuit on a substrate having two gate drive circuits in a TFT array region, even in the case that one of the gate drive circuits has the defects.例文帳に追加

１つのＴＦＴアレイ領域に２つのゲート駆動回路が設けられた基板においてゲート駆動回路の検査を行う場合において、いずれか一方のゲート駆動回路に欠陥がある場合でもゲート駆動回路の欠陥を検出する。 - 特許庁

A lower gate electrode 29, a ferroelectric thin film 18 and a metal gate electrode 19 are sequentially formed on the gate region 13 positioned on the uppermost part of the ridge-type multilayer film laminated structure 20, and they constitute a ferroelectric capacitor.例文帳に追加

また、リッジ型の多層膜積層構造２０の、最上部に位置するゲート領域１３上には、下部ゲート電極２９、強誘電体薄膜１８及び金属ゲート電極１９が順次に形成されて、強誘電体キャパシタを構成している。 - 特許庁

On a semiconductor substrate 1, a gate insulating film 6, a gate electrode 7 formed on the gate insulating film 6, a thermal oxide film 2 formed on a source/drain region 4, and an insulating film 5 formed on the thermal oxide film are formed.例文帳に追加

半導体基板１には、ゲート絶縁膜６と、ゲート絶縁膜６上に形成されたゲート電極７と、前記ソース／ドレイン領域４上に形成された熱酸化膜２と、熱酸化膜上に形成された絶縁膜５とが形成されている。 - 特許庁

In an NMOS region on the semiconductor substrate 10, an n-type gate electrode 21 is formed via a second gate insulating film 20, with a second sidewall 26 of a relatively thin film formed on the side surface of the n-type gate electrode 21.例文帳に追加

半導体基板１０上のＮＭＯＳ領域には第２のゲート絶縁膜２０を介してｎ型ゲート電極２１が形成され、該ｎ型ゲート電極２１の側面には相対的に小さい膜厚を有する第２のサイドウォール２６が形成されている。 - 特許庁

In the leak current measurement, a source/drain region is defined as reference potential (ground potential), a gate voltage Vg is defined as a parameter, and a gate voltage value Vgb is searched for a current Ig flowing to the gate electrode 12 to get out of a current allowable range for operation as a product.例文帳に追加

リーク電流測定は、ソース／ドレイン領域を基準電位（接地電位）、ゲート電圧Ｖgをパラメータとし、ゲート電極１２に流れる電流Ｉgが製品として動作させる電流の許容範囲から逸脱するゲート電圧値Ｖgbを探索する。 - 特許庁

Each cell region 24 has an n+ semiconductor layer 14 and a p-type semiconductor layer 12 connected with the emitter electrode 26, a gate electrode 20, and an interlayer insulating film 22 which covers the gate electrode 20 and insulates the gate electrode 20 for the emitter electrode 26.例文帳に追加

各セル領域２４は、エミッタ電極２６に接続されたｎ＋半導体層１４及びｐ型半導体層１２と、ゲート電極２０と、ゲート電極２０を覆ってエミッタ電極２６に対して絶縁する層間絶縁膜２２とを有する。 - 特許庁

A nitride film sidewall is formed on a side wall of a gate electrode, and a gate oxide film on a source/drain formation-predetermined-region is removed by a wet etching to form an undercut under the nitride film sidewall but no undercut under the gate electrode.例文帳に追加

ゲート電極の側壁に窒化膜サイドウォールを形成し、ウエットエッチングにより、ソース・ドレイン形成予定領域上のゲート酸化膜を除去することにより、窒化膜サイドウォール下方にアンダーカットが入るが、ゲート電極下方にはアンダーカットは入らない。 - 特許庁

A first conductivity diffusion region 14 constituting the well contact is formed within the same active region as the diffusion regions 8, 10 and 12, and separated from the second conductivity diffusion region 12 by a separation gate 13.例文帳に追加

ウェルコンタクトを構成する第１導電型の拡散領域１４は、拡散領域８、１０、１２と同一活性領域内に形成され、且つ、第２導電型の拡散領域１２に対して、分離ゲート１３により分離されている。 - 特許庁

The oxide film 13 in a logic section is formed, in contact with the lower surface of a first diffusion region 22 and away from the element isolation insulating film 11, in a region below a gate electrode 21 and a first diffusion region 22.例文帳に追加

ここで、ロジック部の埋め込み酸化膜１３は、第１の拡散領域２２の下面に接してかつ素子分離絶縁膜１１と離間して、ゲート電極２１及び第１の拡散領域２２の下方の領域に形成されている。 - 特許庁