「gate region」に関連した英語例文の一覧と使い方(43ページ目) - Weblio英語例文検索

An integrated circuit 100 comprises a transistor device 104 having at least one interleaved finger having a substrate region, a source, a drain, and a gate region formed over a channel region disposed between the source and a drain regions.例文帳に追加

集積回路は、基板領域、ソース、ドレイン、およびソース領域とドレイン領域の間に配設されたチャネル領域上に形成されたゲート領域を有する少なくとも１つのインターリーブされたフィンガーを有するトランジスタ・デバイスを含む。 - 特許庁

A recess 2A is formed on one side of a region positioned at both sides of a gate electrode 4ab among grooved element separating regions 2 formed between a first active region R10 and a second active region R20.例文帳に追加

第１の活性領域Ｒ１０と第２の活性領域Ｒ２０との間に形成されている溝型素子分離領域２のうち、ゲート電極４ａｂの両側に位置する領域の一方側に凹部２Ａが形成されている。 - 特許庁

To increase the quality of an interface between a dielectric region and a semiconductor substrate, obtain a dielectric region impermeable to an impurity atom from a gate region, and obtain a thickness substantially equal to that of a stacked dielectric film.例文帳に追加

誘電体領域と半導体基盤との界面を高品質化し、ゲート領域からの不純物原子に対して不浸透性のある誘電体領域を獲得し、堆積される誘電体膜に実質等しい厚さを得る。 - 特許庁

As a gate region is formed of an N+ diffusion layer 11 located under a channel region 14, the surface of the channel region 14 is restrained from increasing in surface roughness by a flattening process, and a thin film transistor is restrained from deteriorating in driving capacity.例文帳に追加

ゲート領域が、チャネル領域４の下にあるｎ^+ 拡散層１１によって形成されているので、平坦化プロセスによってチャネル領域１４の表面粗さが大きくならず、薄膜トランジスタの駆動能力の低下を抑制する。 - 特許庁

A vertical power MOS 100 has a body region 14 of a second conductivity type, a drift region 4 of a first conductivity type, a trench 11, an impurity-containing region 6 of the second conductivity type, a gate electrode 12, and a floating electrode 8.例文帳に追加

縦型のパワーＭＯＳ１００は、第２導電型のボディ領域１４と第１導電型のドリフト領域４とトレンチ１１と第２導電型の不純物含有領域６とゲート電極１２と浮遊電極８を備えている。 - 特許庁

Pedestals 31, 32 are formed on a buffer region 4 so that the height of the surface of a second metal layer 19 on the buffer region 4 is higher than that on a gate region 3 before pressure is applied to a contact terminal member 6.例文帳に追加

コンタクト端子体６の未加圧状態においては、第２金属層１９の、バッファ領域４上の表面高さがゲート領域３上の表面高さよりも高くなるように、バッファ領域４上に台座部３１，３２を設ける。 - 特許庁

A plurality of stacked gate structures are formed on a semiconductor substrate, which are arranged in a first space in a first region, and arranged in a second space, wider than the first one, in a second region that is adjacent to the first region.例文帳に追加

半導体基板上に第１領域では第１間隔に配置されて前記第１領域に接した第２領域では前記第１間隔より広い第２間隔に配置される複数個の積層型ゲート構造物が形成される。 - 特許庁

The semiconductor device has a drain drift region including a RESURF region formed on a semiconductor substrate, the drain drift region having a lower surface in a wave shape in a gate length direction.例文帳に追加

半導体基板上に形成したリサーフ領域を含むドレインドリフト領域を備える半導体装置であり、ドレインドリフト領域がゲート長方向に波型（ウェーブ）状の下面形状を有することにより上記課題を解決する。 - 特許庁

By the above-mentioned structure, the region where the potential under a transfer gate is maximized, is formed in the depth almost same as the region where maximum potential of completely depleted embedded photodiode is formed.例文帳に追加

この構造により、転送ゲート下のポテンシャルが最大となる領域が、完全空乏化した埋め込みフォトダイオードの最大ポテンシャルが形成される領域と概ね同じ深さに形成される。 - 特許庁

Further, a P^-- diffusion region 52 having a concentration lower than that of the P^- body region 41, and the P diffusion regions 51 is formed to be in contact with the end of the gate trench 21 in the longitudinal direction thereof.例文帳に追加

また，ゲートトレンチ２１の長手方向の端部と接し，Ｐ^- ボディ領域４１およびＰ拡散領域５１よりも低濃度のＰ^--拡散領域５２が形成されている。 - 特許庁

To easily form a correction pattern effective for preventing the deformation of a gate size occurring in the level difference portion consisting of a boundary between the diffusion region and element separation region of a transistor(TR).例文帳に追加

トランジスタの拡散領域と素子分離領域との境界からなる段差部分に起因したゲート寸法の変形を防止する有効な補正パターンを簡便に生成できるようにする。 - 特許庁

In a method of manufacturing the semiconductor device, an element isolation film 2 having an element region 2a and an opening 2b for electric discharge is formed on a semiconductor substrate 1, and the gate insulation film 3 is formed on the part of the element region 2a.例文帳に追加

半導体基板１上に、素子領域２ａ及び放電用開口部２ｂを有する素子分離膜２を形成し、素子領域２ａの一部にゲート絶縁膜３を形成する。 - 特許庁

A P-type impurity is introduced below the N-type extension region 113 on the substrate 101 by using at least the gate electrode 111a as a mask to form a P-type pocket region 114.例文帳に追加

少なくともゲート電極１１１ａをマスクとして、基板１０１におけるＮ型イクステンション領域１１３の下にＰ型不純物を導入し、Ｐ型ポケット領域１１４を形成する。 - 特許庁

The gate insulating film 21 is equipped with a first contact hole 21a which exposes a part of a source region 40, and a second contact hole 21b which exposes a part of a source region 41.例文帳に追加

ゲート絶縁膜２１は、ソース領域４０の一部を露出させる第１のコンタクトホール２１ａ及びドレイン領域４１の一部を露出させる第２のコンタクトホール２１ｂを有する。 - 特許庁

One of a source region and a drain region of an erasure TFT 105 is connected to an electric current supply line 108, and the other is connected to a gate signal line 106.例文帳に追加

消去用ＴＦＴ１０５のソース領域とドレイン領域とは、一方は電流供給線１０８に接続され、残る一方はゲート信号線１０６に接続されている。 - 特許庁

Gate circuits 6a, 6b extract the white region of the color difference signals B-G, R-G and integration circuits 7a, 7b integrate the white region in the unit of one or a plurality of image patterns.例文帳に追加

ゲート回路６ａ，６ｂでこれら色差信号Ｂ−Ｇ，Ｒ−Ｇの白領域の部分が抽出され、積分回路７ａ，７ｂで１画面または複数画面単位で積分される。 - 特許庁

After a first polysilicon film 19 is formed, the first polysilicon film 19 in the region B is removed by etching to expose the first gate-oxide-film 107 in the region B.例文帳に追加

第１ポリシリコン膜１９を成膜した後，領域Ｂに属する第１ポリシリコン膜１９をエッチング除去することによって，領域Ｂに属する第１ゲート酸化膜１０７が露出する。 - 特許庁

A resist pattern 53 for gates corresponding to a trench gate pattern is formed at the resist 49 of the cell formation region 3, and a dummy resist pattern 55 is formed in the resist 49 of the termination formation region 5.例文帳に追加

セル形成領域３のレジスト４９にトレンチゲートパターンに対応するゲート用レジストパターン５３を形成し、終端部形成領域５のレジスト４９にダミーレジストパターン５５を形成する。 - 特許庁

The channel region 9 is superposed on the gate electrode 6, and the size in the direction of respective channels in the low concentration impurity region 8 is specified so as to be larger than the thicknesses Ls of respective side wall spacers 11.例文帳に追加

チャネル領域９はゲート電極６と重なっており、低濃度不純物領域８のそれぞれのチャネル方向のサイズは、各サイドウォールスペーサ１１の厚さＬｓよりも大きい。 - 特許庁

An insulating gate semiconductor device is made of silicon carbide, and a sacrificial layer 14 having an equal concentration profile of phosphorus is formed at least on the well region 3 and the surface of the source region 4.例文帳に追加

炭化珪素からなる絶縁ゲート半導体装置であって、少なくともウェル領域３、ソース領域４の表面に、等しい燐の濃度プロファイルを持つ犠牲層１４を形成する。 - 特許庁

The method for manufacturing the semiconductor device comprises a step of forming a first gate insulating film 13A made of an oxide film on the semiconductor substrate 1 divided to a first element forming region 51 and a second element forming region 52.例文帳に追加

第１の素子形成領域５１及び第２の素子形成領域５２に区画された半導体基板１１上に、酸化膜からなる第１のゲート絶縁膜１３Ａを形成する。 - 特許庁

A gate structure 6 and a low-concentration diffusion layer that becomes LDD regions 15, 21 are formed in a high breakdown voltage MOS transistor formation region and a high-drive MOS transistor formation region.例文帳に追加

高耐圧ＭＯＳトランジスタ形成領域と高駆動ＭＯＳトランジスタ形成領域とにゲート構造６と、ＬＤＤ領域１５，２１となる低濃度拡散層を形成する。 - 特許庁

A part of a short-circuit electrode 35 for shunting a source region 13 and a base region 25 is positioned on the upper surface 53 of a gate electrode 17 through a first interlayer insulating film 31.例文帳に追加

ソース領域１３とベース領域２５を短絡するショート電極３５の一部は、第１の層間絶縁膜３１を介してゲート電極１７の上面５３の上に位置している。 - 特許庁

Both masks are defined based on a region (a diffusion region, for example) in a different layer of the integrated circuit layout than the structure (the gate, for example) being created with the phase shifting process.例文帳に追加

これらのマスクはともに、集積回路レイアウトの、位相シフト処理で作成している構造（例えばゲート）とは異なる層中の領域（例えば拡散領域）に基づいて区画される。 - 特許庁

To provide an inspection method determining presence of a defect of a trench gate electrode in a semiconductor device including a peripheral voltage-resistant region making a circuit of the outside of an element region.例文帳に追加

素子領域の外側を一巡している周辺耐圧領域を備えた半導体装置のトレンチゲート電極の不良の有無を判定することができる検査方法を提供する。 - 特許庁

A first gate insulating film is provided on the semiconductor substrate in the sensor region, and a second one is provided on the semiconductor substrate in the analog region.例文帳に追加

前記センサ領域内の前記半導体基板上に第１ゲート絶縁膜が提供され、前記アナログ領域内の前記半導体基板上に第２ゲート絶縁膜が提供される。 - 特許庁

In a plan view, the gate electrode 110 has a configuration formed in a comb-like structure having comb teeth covering the second conduction type impurity diffusion region of the drift region 172.例文帳に追加

ゲート電極１１０は、平面視で、ドリフト領域１７２の第２導電型の不純物拡散領域上を覆う櫛歯を有する櫛形構造に形成された構成を有する。 - 特許庁

To improve a current gain by depleting completely up to an end of a gate electrode on a drain side in a channel region without providing a pocket injection region.例文帳に追加

ポケット注入領域を設けることなく、チャネル領域におけるゲート電極のドレイン側の端部までをも完全に空乏化することにより、電流利得を向上できるようにする。 - 特許庁

To provide a technology with which thermal destruction of an element region can be suppressed, in a semiconductor device wherein a trench gate electrode is formed in a central part and a peripheral part of the element region.例文帳に追加

素子領域の中央部と周辺部にトレンチゲート電極が形成されている半導体装置において、素子領域の熱破壊を抑制することができる技術を提供する。 - 特許庁

To solve the problems wherein parasitic bipolar transistor operation results since a breakdown current passes under a source region for surrounding a back gate region in a conventional semiconductor device.例文帳に追加

従来の半導体装置においては、ブレイクダウン電流が、バックゲート領域を包囲しているソース領域の下を通ることになるため、寄生バイポーラトランジスタ動作が引き起こされてしまう。 - 特許庁

A tunnel oxide film 13 is formed on a semiconductor substrate of an element region defined by an element separation region, and a floating gate 14 is formed on the tunnel oxide film.例文帳に追加

素子分離領域１２により区画された素子領域の半導体基板１１上にトンネル酸化膜１３が形成され、トンネル酸化膜１３上に浮遊ゲート１４が形成される。 - 特許庁

To secure the symmetry of current in a single cell by forming a drain region and a source region symmetrically about a gate electrode, regardless of the placing state of a wafer.例文帳に追加

ウエハの設置状態にかかわらず、ドレイン領域およびソース領域をゲート電極に対して対称に形成することにより、単一セルにおける電流の対称性を確保する。 - 特許庁

This semiconductor device includes a fixed electric potential insulating electrode 11 having the same electric potential as a source region 6 and a variable electric potential insulating electrode 9 having the same electric potential as a gate region 7.例文帳に追加

本発明の半導体装置では、ソース領域６と同電位となる固定電位絶縁電極１１とゲート領域７と同電位となる可変電位絶縁電極９とを有する。 - 特許庁

To activate a stress given in the gate width direction in a channel region toward the direction of increasing the mobility, and to prevent a leakage when a silicide layer is formed on the surface of a source drain region.例文帳に追加

チャネル領域のゲート幅方向に与える応力を移動度が向上する方向に働かすとともに、ソース・ドレイン領域表面にシリサイド層を形成した際のリークを防止する。 - 特許庁

The gate electrode 32 of the transfer part 1 and the stray diffusion region 22 of the signal charge accumulation part 7 are capacitive coupled, so that the electrostatic potential of the stray diffusion region 22 becomes deep.例文帳に追加

転送部１のゲート電極３２と信号電荷蓄積部７の浮遊拡散領域２２とが、この浮遊拡散領域２２の静電ポテンシャルが深くなるように容量結合している。 - 特許庁

The gate 205 and the source 211 are covered with a dielectric layer 213 of intermediate height, and the source 211, the main body region 210, and the P-type diffused region 212 are connected together with a source metal 215.例文帳に追加

中間の高さの誘電体層２１３でゲート２０５及びソース２１１を覆い、更にソース金属２１５でソース２１１、本体領域２１０及びＰ拡散領域２１２を接続する。 - 特許庁

To provide a method of manufacturing a semiconductor device reducing the bird's beak generated at the position where the gate oxide films of a high-voltage (element) region and a low-voltage (element) region are in contact to each other.例文帳に追加

高電圧（素子）領域と低電圧（素子）領域のゲート酸化膜が接する部分で発生するバーズビークを減らすことが可能な半導体素子の製造方法を提供する。 - 特許庁

By the current limiting operation of a resistor 14, the gate potentials at the portions on the peripheral side and the central side of the cell region become equal so that the whole cell region is uniformly brought into the on-state.例文帳に追加

抵抗１４の電流制限作用により、セル領域の外周側部分と中央側部分のゲート電位が等しくなり、セル領域の全体が均一にオン状態となる。 - 特許庁

A low ON resistance is realized by injecting free carriers (holes) from the gate region 9 and bring about conductivity modulation in the drain region 3, thereby decreasing parasitic resistance.例文帳に追加

そして、ゲート領域９からは自由キャリア（正孔）を注入し、ドレイン領域３での電導度変調をもたらすことで、寄生抵抗を低減し、ＯＮ時での低抵抗を実現している。 - 特許庁

The groove-embedded gate electrode 3 is provided to a substrate equipped with a p-type well layer 2, a p-type channel doped layer 4, and n-type diffusion layers 5 serving as a source region and a drain region.例文帳に追加

ｐ型ウエル層２と、ｐ型チャネルドープ層４と、ソース領域およびドレイン領域となるｎ型拡散層５とを有する基板に溝埋め込み型のゲート電極３が設けられている。 - 特許庁

The device also comprises a gate electrode pad 14 disposed above the second region 29, and a cathode electrode pad 15 disposed above the third region 30 through an insulating film 31.例文帳に追加

また、第２拡散領域２９の上方にはゲート電極パッド１４が、第３拡散領域３０の上方には、カソード電極パッド１５がそれぞれ絶縁膜３１を介して配置されている。 - 特許庁

To realize a manufacturing method a contact which can block the occurrence of residue at a swelling phenomenon section caused by an interval between gate electrodes different in phases between a cell array region and a peripheral circuit region.例文帳に追加

セルアレイ領域と周辺回路領域間で相異するゲート電極間隔に起因する膨出現象部分の残留物発生を阻止できるようなコンタクト製造方法を提供する。 - 特許庁

In a MOS transistor having a salicide structure, a silicide film 9a to 9c is formed on a surface of a gate electrode 7a, a source region 4a, and a drain region 5b.例文帳に追加

サリサイド構造とするＭＯＳトランジスタに関しては、ゲート電極７ａ、ソース領域４ａ及びドレイン領域５ｂの表面にシリサイド膜９ａ〜９ｃが形成されるようにする。 - 特許庁

Even when the gate electrode 24 is applied with a relatively high voltage, the forward current flowing a p-n junction comprising a body region and a source region is limited by the resistant part 25.例文帳に追加

ゲート電極２４に比較的高電圧が印加されても、ボディ領域とソース領域とで構成されるｐｎ接合に流れる順方向電流は抵抗部５２によって制限される。 - 特許庁

The capacitor structure includes a gate-drain capacitance configured so as to dynamically change with variation in reverse voltages applied between the source region 24 and the drain region 21.例文帳に追加

上記キャパシタ構造は、ソース領域２４とドレイン領域２１との間に印加された逆電圧が変化するにつれて、動的に変化するように構成されたゲート−ドレイン容量を含む。 - 特許庁