「gate region」に関連した英語例文の一覧と使い方(62ページ目) - Weblio英語例文検索

To avoid the exposure of a gate electrode in a part near a scribe region on a chip (that is, a peripheral part of the chip), in a process of polishing an insulation layer.例文帳に追加

絶縁層を研磨する工程において、チップ上におけるスクライブ領域に近い部分（すなわち、チップの周辺部）におけるゲート電極が露出しないようにする。 - 特許庁

The semiconductor product is constituted in such a structure that the drain diffusion of the phosphorus-diffused ESD protective off-transistor is not provided adjacently to an off-gate and the arsenic N+ diffusion 5 is provided in the adjacent area of an element separating region 8.例文帳に追加

リン拡散のESD保護オフトランジスタのドレイン拡散をオフゲートに隣接せず、かつ素子分離領域８と隣接する領域に砒素N+拡散５を設ける構造とした。 - 特許庁

To provide a dual gate field-effect transistor (DGFET) structure, with a significantly reduced parasitic capacity in the source/drain region and its formation method.例文帳に追加

ソース／ドレイン領域下の寄生容量を顕著に低減した二重ゲート型電界効果トランジスタ（ＤＧＦＥＴ）構造体およびそれを形成する方法を提供する。 - 特許庁

A ratio L2/L1 between a distance L1 from the center of the gate electrode of the thyristor 8 to the innermost periphery of an emitter region and a distance L2 to the most outermost periphery is set to 1.2-3.0.例文帳に追加

サイリスタ８のゲート電極の中心からエミッタ領域の最内周までの距離Ｌ1 と最外周までの距離Ｌ2 との比Ｌ2 ／Ｌ1 を１．２〜３．０にする。 - 特許庁

In a second active region 102, silicide layers 115 are formed on the top surfaces of a logic gate electrode 112 and of a logic transistor impurity-diffused layer 114.例文帳に追加

第２の活性領域１０２においては、ロジックゲート電極１１２の上面及びロジックトランジスタの不純物拡散層１１４の上面にシリサイド層１１５が形成されている。 - 特許庁

As a result, an off-leakage current, for example, generated between the gate electrode 12 and a source-drain region 13 is suppressed, establishing a manufacturing process that corresponds to an actual mass production.例文帳に追加

その結果、例えば、ゲート電極１２とソース・ドレイン領域１３間に発生するオフリーク電流を抑制し、現実の量産に見合う製造プロセスが確立する。 - 特許庁

A third body region of a PMOS transistor Q51 is electrically connected with a gate electrode of the PMOS transistor Q51 via second contacts 148, 180.例文帳に追加

さらに、第二のコンタクト１４８，１８０を介して、ＰＭＯＳトランジスタＱ５１の第三のボディー領域と、ＰＭＯＳトランジスタＱ５１のゲート電極とを電気的に接続する。 - 特許庁

The backing region 2 has two selector gate lines 6 that are respectively connected to the selector gates 17 of each of the memory cells 50, arranged in the X direction in the memory cell regions.例文帳に追加

裏打ち領域２は、メモリセル領域１でＸ方向に並ぶメモリセル５０の選択ゲート１７のそれぞれと接続される、２本の選択ゲート線６を有する。 - 特許庁

A protective member 2F of floating is arranged of the same material as that of a gate electrode along an edge of the film 4 disposed from the CONS to the channel region.例文帳に追加

又、ＣＯＮＳからチャネル領域までの間に位置する半導体薄膜４のエッジに沿って、ゲート電極と同一の材料でフローティングの保護部材２Ｆを配している。 - 特許庁

To provide a semiconductor device having an SOI (Silicon On Insulator) FET which can give a body contact region without attaching excessive gate capacitance, and a method for manufacturing the semiconductor device.例文帳に追加

余分なゲート容量の付加なく、ボディーコンタクト領域を与えることのできるＳＯＩ ＭＯＳＦＥＴを有する半導体装置及びその製造方法を提供する。 - 特許庁

Therefore, the dangling bond of the interface of a p-type base layer that constitutes the gate oxide film and a channel region can be terminated with an element H or OH.例文帳に追加

これにより、ゲート酸化膜とチャネル領域を構成するｐ型ベース層の界面のダングリングボンドをＨもしくはＯＨの元素で終端させることが可能となる。 - 特許庁

An opening part 14a with opening width 0.13 μm is formed in the gate formation region on the substrate protective film 13 and the first mask film 14.例文帳に追加

次に、基板保護膜１３及び第１のマスク膜１４上のゲート形成領域に該ゲート形成領域に開口幅が０．１３μｍの開口部１４ａを形成する。 - 特許庁

To provide a method of manufacturing a bottom gate type thin film transistor capable of forming a channel region from a polycrystalline semiconductor having a large grain diameter by a comparatively simple process.例文帳に追加

比較的簡単な工程により、粒径の大きな多結晶半導体からチャンネル領域を形成できる、ボトムゲート型薄膜トランジスタの製造方法を提供する。 - 特許庁

The saturation region of the MOS transistor Q2 is set on the basis of values such as a power supply voltage VDD 1 and a voltage applied to the gate of the MOS transistor Q2.例文帳に追加

ＭＯＳトランジスタＱ２の飽和領域は、電源電圧ＶＤＤ１とそのＭＯＳトランジスタＱ２のゲートに印加される電圧の各値により設定するようにした。 - 特許庁

The first impurity region 18 has a higher concentration of first conductivity type impurities as compared with the vicinity of the other end part of the gate conductive layer 14a on the semiconductor layer 10.例文帳に追加

第１不純物領域１８は、半導体層１０のうちゲート導電層１４ａの他方の端部近傍よりも、第１導電型不純物の濃度が高い。 - 特許庁

Each of a plurality of control gate driver can set potentials of first and second control gates in corresponding on sector region independently for the other sector regions.例文帳に追加

複数のコントロールゲートドライバの各々は、対応する一つのセクタ領域内の第１，第２のコントロールゲートの電位を、他のセクタ領域とは独立して設定可能である。 - 特許庁

The gate electrode 28 is brought as close as possible to the semiconductor device 24 side on the base 27 and is installed in the position covering the top of the connection region of the wire 31.例文帳に追加

そして、ゲート電極２８は、台座２７上において、可能な限り半導体素子２４側へ近づけて、ワイヤ３１の接続領域の上方を覆う位置に設置されている。 - 特許庁

Moreover, a crystal defect which generates a leak current is formed at the area near the junction area of the source/drain region of the transistor 17 connected to the gate of transfer transistor 13.例文帳に追加

さらに、転送用トランジスタ１３のゲートに接続されるトランジスタ１７のソース・ドレイン領域の接合近傍に、リーク電流が発生する結晶欠陥を形成する。 - 特許庁

After forming a field insulating film 16 having an element hole on the surface of a p-type well region 14, a gate insulating film 20 is formed on a semiconductor surface inside the element hole.例文帳に追加

Ｐ型ウェル領域１４の表面に素子孔を有するフィールド絶縁膜１６を形成した後、素子孔内の半導体表面にゲート絶縁膜２０を形成する。 - 特許庁

One end of the film 10 is in contact with the gate insulation film 6, and the other end of the film 10 is at least partially in contact with the third semiconductor region 16.例文帳に追加

拡散防止膜１０の一端はゲート絶縁膜６に接しており、拡散防止膜１０の他端の少なくとも一部は第３半導体領域１６に接している。 - 特許庁

To provide a thin-film transistor for liquid crystal displays, where a light leak current is reduced by covering the LDD region of the thin-film transistor with a gate electrode.例文帳に追加

薄膜トランジスタのＬＤＤ領域をゲート電極で覆うことにより、光リーク電流を低減せしめた液晶表示装置用の薄膜トランジスタを提供する。 - 特許庁

A charge storage region is provided in the vicinity of one end part of the gate conductive layer 14 in a charge capturing layer 22b and not provided in the vicinity of the other end part thereof.例文帳に追加

電荷捕捉層２２ｂのうちゲート導電層１４の一方の端部近傍に電荷蓄積領域を有し、他方の端部近傍には電荷蓄積領域を有さない。 - 特許庁

By providing such a channel cut region, current path (leak current) due to a parasitic channel in the parasitic transistor in the gate-off state can be suppressed.例文帳に追加

このようなチャネルカット領域を設けることにより、ゲートオフ時における寄生トランジスタにおける寄生チャネルによる電流パス（リーク電流）を抑制することができる。 - 特許庁

To provide a semiconductor device capable of preventing an LDD region and a lower portion of a gate electrode from overlapping each other to improve performance of the element; and to provide its manufacturing method.例文帳に追加

ＬＤＤ領域がゲート電極の下部とオーバーラップするのを防止し、素子のパフォーマンスを向上させるようにした半導体素子及びその製造方法を提供する。 - 特許庁

Electrical characteristics between the measurement pad region 14c and the semiconductor substrate 11 are measured to evaluate damage to a gate insulating film 13 due to formation of the via hole 15b.例文帳に追加

測定パッド領域１４ｃと半導体基板１１の間の電気的特性を測定し、ヴィア１５ｂの形成によるゲート絶縁膜１３へのダメージを評価する。 - 特許庁

A P-type heavily doped region 33, having an end located apart from the end of an gate electrode 24 by the width of a sidewall insulating film 29, is formed.例文帳に追加

また、ゲート電極２４の端からサイドウォール絶縁膜２９の幅だけ離れた位置に端部を有するｐ型高濃度不純物領域３３が形成されている。 - 特許庁

To self-align to the gate structure of a field effect transistor, and prevent the occurrence of electric short-circuiting when a conductive stud is formed in a drain or source region.例文帳に追加

電界効果トランジスタのゲート構造に自己整合し、ドレイン領域またはソース領域に導電スタッドを形成する際に電気的短絡が発生するのを防止する。 - 特許庁

A gate structure 30 is formed on the substrate 8 in the region between at least a pair of adjoining NMOS transistors among the plurality of NMOS transistors.例文帳に追加

また、複数のＮＭＯＳトランジスタのうち少なくとも一組の隣接するＮＭＯＳトランジスタの間の領域において、基板８上にゲート構造３０が形成される。 - 特許庁

When using a single tunnel gate approach, medium doped source/drain region (62) implantation conditions must be selected carefully for proper function of the NAND memory string.例文帳に追加

単一トンネル・ゲート手法の場合は、ＮＡＮＤメモリ・ストリングを適切に機能させるためにミデアムドープ・ソース／ドレイン領域（６２）注入条件を慎重に選択する必要がある。 - 特許庁

Further, resistance of a region of the low-resistance oxide semiconductor layer, which is overlapped with a gate electrode layer, is selectively increased, thereby forming a high-resistance oxide semiconductor layer.例文帳に追加

また、低抵抗な酸化物半導体層においてゲート電極層と重なる領域を選択的に高抵抗化して高抵抗な酸化物半導体領域を形成する。 - 特許庁

In the unnecessary region 302, gate electrodes 103 provided for each pixel are connected to the first wirings 104 provided for each row in units of rows in common.例文帳に追加

不要領域３０２では、画素毎に設けられたゲート電極１０３が、行毎に設けられた第１配線１０４に行単位で共通に接続されている。 - 特許庁

The memory transistor TR2 is provided on the memory transistor TR1, and a gate electrode 5b is formed on the B plane and a C plane of side faces of the element formation region 100.例文帳に追加

メモリトランジスタＴＲ２はメモリトランジスタＴＲ１の上部に設けられ、ゲート電極５ｂが素子形成領域１００の側面のＢ面及びＣ面に形成される。 - 特許庁

This can terminate a dangling bond on a boundary face of a p-type base layer constituting a gate oxide film and a channel region by an element of H or OH.例文帳に追加

これにより、ゲート酸化膜とチャネル領域を構成するｐ型ベース層の界面のダングリングボンドをＨもしくはＯＨの元素で終端させることが可能となる。 - 特許庁

To enable a structure which is required for electrically isolating the imperfect insulation region of a gate to be lessened in exclusive area and to lessen semiconductor device manufacturing processes.例文帳に追加

ゲートの絶縁不良領域を電気的に分離する上で必要となる構造物の占有面積を小さくし、製造工程における工程増加を少なくする。 - 特許庁

The oxide film 46 becomes a nitride oxide film, which suppresses the deterioration of transistor characteristics caused by the diffusion of impurities, such as boron, etc., from a gate electrode 48 into the silicon region 42.例文帳に追加

この酸化膜４６は窒化酸化膜となり、ボロンなどの不純物がゲート電極４８からシリコン領域４２に拡散してトランジスタ特性を劣化させることを抑制する。 - 特許庁

To provide a semiconductor device in which an element forming region can be decreased and parasitic capacitance can be reduced at the gate electrode part, and to provide its fabricating method.例文帳に追加

素子形成領域を小さくできるようにすると共に、ゲート電極部の寄生容量を低減できるようにした半導体装置及びその製造方法を提供する。 - 特許庁

Surface portions of a semiconductor substrate (an active region) 101 in regions located at lower portions of side surfaces of a gate electrode 104A are removed and dug-down portions 121 are formed.例文帳に追加

ゲート電極１０４Ａの側面の側方下に位置する領域の半導体基板（活性領域）１０１の表面部が除去されて掘り下げ部１２１が形成されている。 - 特許庁

In the gate pad 8, a body layer 28 formed in a surface region of the semiconductor substrate 2 located outside of the curved part 5 is formed only inside of the loop.例文帳に追加

ゲートパッド８は、湾曲部５の外側に位置する半導体基板２の表面領域に形成されているボディ層２８は、ループの内側にのみ形成されている。 - 特許庁

At least the surface of the silicide layer 16 on the side of the SiGe film 10 facing the gate electrode 4 is formed at a position higher than a channel region 23.例文帳に追加

少なくともＳｉＧｅ膜１０のゲート電極４と対向する側のシリサイド層１６の表面はチャネル領域２３よりも高い位置に形成されている。 - 特許庁

A capacitive element C_1 is formed by utilizing the accumulation region of a p-channel MISFET having a gate oxide film 9B which is thicker than that of the MISFET of a logic section.例文帳に追加

論理部のＭＩＳＦＥＴよりも厚いゲート酸化膜９Ｂを有するｐチャネル型ＭＩＳＦＥＴの蓄積領域を利用して容量素子Ｃ_１を形成する。 - 特許庁

To provide a non-volatile semiconductor memory in which high integration, low voltage driving and high speed driving can be performed without requiring a selection gate region while preventing disturbance.例文帳に追加

ディスターブを回避しながらも、選択ゲート領域を要せずに高集積化、低電圧駆動及び高速駆動が可能な不揮発性半導体装置を提供すること。 - 特許庁

A polysilicon film 86 is removed by etching so that the polysilicon film 86 is left on the whole face of a source line formation region 88, and one part of a floating gate is patterned.例文帳に追加

ソース線形成領域８８全面にポリシリコン膜８６が残るように、ポリシリコン膜８６をエッチング除去し、フローティングゲートの一部分のパターンニングをしている。 - 特許庁

With the mask pattern, spacer, and between-gate oxide film as masks, the conductive layer is etched, impurity ions are implanted in a defined third opening portion, and a source region 245 is formed.例文帳に追加

マスクパターン、スペーサ及びゲート間酸化膜をマスクとして導電層をエッチングし定義された第３開口部内に不純物イオンを注入してソース領域245を形成する。 - 特許庁

To provide a method for manufacturing a semiconductor device with good yield, which can form a T-type gate electrode having a broad region at an upper portion thereof simply and uniformly in a wafer plane.例文帳に追加

上部に幅の広い領域を有するＴ型ゲート電極を，簡単に，ウェハ面内で均一に歩留まり良く形成できる半導体装置の製造方法を提供する。 - 特許庁

A diffusion layer 70 is provided in the semiconductor substrate 20 so as to overlap with the floating gate 40 in a channel width direction and in a channel length direction of a channel region.例文帳に追加

拡散層７０は、半導体基板２０内に設けられ、チャネル領域のチャネル幅方向およびチャネル長さ方向においてフローティングゲート４０とオーバーラップしている。 - 特許庁