「gate region」に関連した英語例文の一覧と使い方(58ページ目) - Weblio英語例文検索

A semiconductor device comprises: a gate electrode that covers a surface of a substrate from a first-conductive-type channel region to a portion of an oxide film via a gate insulating film and has an opening between the first-conductive-type channel region and the oxide film; and a second portion of a second-conductive-type drift region formed in the substrate under the opening.例文帳に追加

本発明の実施形態にかかる半導体装置は、ゲート絶縁膜を介して基板の表面を第１導電型チャネル領域から酸化膜の一部までを覆い、且つ、第１導電型チャネル領域と酸化膜との間に開口部を有するゲート電極と、この開口部下の基板に形成された第２導電型ドリフト領域の第２の部分とを有する。 - 特許庁

In the image display system containing a light-emitting element having a plurality of photosensors, each photosensor comprises the PIN diode, including an N-type dope semiconductor region, a P-type dope semiconductor region and an intrinsic semiconductor region formed therebetween, and an isolated control gate covering the intrinsic semiconductor region, wherein the isolated control gate provides the PIN diode, having controllable electrical characteristics with respect to saturation photocurrent under a saturation voltage.例文帳に追加

複数の光センサを有する発光素子を含む画像表示システムであって、各光センサは、Ｎ型ドープ半導体領域、Ｐ型ドープ半導体領域と、その間に形成された真性半導体領域を含むＰＩＮダイオード、及び前記真性半導体領域を覆う絶縁された制御ゲートを含み、前記絶縁された制御ゲートは、飽和電圧下の飽和光電流に対して制御可能な電気特性を有するＰＩＮダイオードを提供するシステム。 - 特許庁

The source/ drain region 2 has the first section 3a which adjoins the channel region and the second section 3b where a part of the peripheral hem of the source/drain region 2 is made to project in the channel widthwise direction from the first section 3a, such that it moves away from the gate electrode 1 in plan view.例文帳に追加

ソース・ドレイン領域２は、チャネル領域に隣接する第１部分３ａと、ソース・ドレイン領域２の外周縁の一部が平面視上ゲート電極１から遠ざかるように、第１部分３ａからチャネル幅方向に突出して形成された第２部分３ｂとを有している。 - 特許庁

In the drain region 8D between a pair of drain contacts 10D, a high-resistance region 30D in which the on-drain silicide film 5D is not formed, is provided at least in a region between a terminal position of a drain contact 10D at the side of the gate electrode 4 and the sidewall spacer 7.例文帳に追加

一対のドレインコンタクト１０Ｄ間に位置するドレイン領域８Ｄのうち、少なくともドレインコンタクト１０Ｄのゲート電極４側の端部位置とサイドウォールスペーサー７との間の領域に、ドレイン上シリサイド膜５Ｄが形成されていない高抵抗領域３０Ｄが設けられている。 - 特許庁

To provide a semiconductor element operating in the normally-off mode or in the enhancement mode by forming a Schottky electrode in a source region of a semiconductor element such as an FET and forming a gate electrode in a part of a source electrode region and a part of a nitride semiconductor region, and provide a manufacturing method for the same.例文帳に追加

半導体素子、例えばＦＥＴのソース領域にショットキー電極を形成し、ゲート電極をソース電極の一部領域と窒化物半導体領域の一部に形成することによって、ノーマリ−オフまたはエンハンスメントモード動作する半導体素子及び製造方法を提供する。 - 特許庁

A region just under a charge holding part, of the bottom surface of both sides of the projection of a semiconductor substrate having a projection step in the cross-section in the direction perpendicular to the gate electrode is formed as a part of the diffusion layer region completely working as the source/drain on the active region.例文帳に追加

ゲート電極に垂直な方向の断面において、凸部の段差を有する半導体基板の凸部両側底面であって電荷保持部の直下である領域が、活性領域上では、全てソース／ドレインである拡散層領域の一部である構造にした。 - 特許庁

A compound semiconductor region 2 is formed on an SiC substrate 1, after that, a gate electrode 4g, a source electrode 4s, and a drain electrode 4d are formed on the compound semiconductor region 2, and an Au film 10 to be connected to the source electrode 4s is further formed on the compound semiconductor region 2.例文帳に追加

ＳｉＣ基板１上に化合物半導体領域２を形成し、その後、化合物半導体領域２上にゲート電極４ｇ、ソース電極４ｓ及びドレイン電極４ｄを形成し、更に、化合物半導体領域２上にソース電極４ｓに接続されるＡｕ膜１０を形成する。 - 特許庁

A metal film 8 is formed on a semiconductor substrate 1 including a first region so that the film thickness of the metal film 8 can be a predetermined film thickness or larger, wherein the first region is a region between gate structures G1, G2 on the semiconductor substrate 1.例文帳に追加

本発明の一実施例によれば、ゲート構造Ｇ１，Ｇ２間の半導体基板１上の領域である第一の領域に形成される金属膜８の膜厚が、所望の膜厚以上となるように、第一の領域を含む半導体基板１上に、金属膜８を形成する。 - 特許庁

The width W_1 of an LDD region 87 of the pixel transistor 80 is set narrower than the width W_2 of a channel region 83, so as to reduce the value of the parasitic capacitance of the pixel transistor 80, namely, a parasitic capacitance formed between the LDD region 87 and a gate electrode 81.例文帳に追加

そして、画素トランジスタ８０のＬＤＤ領域８７の幅Ｗ_1をチャネル領域８３の幅Ｗ_2よりも狭く設定することで、画素トランジスタ８０に付く寄生容量、即ち、ＬＤＤ領域８７−ゲート電極８１間に形成される寄生容量の容量値を小さくする。 - 特許庁

If positive voltage is applied to a gate electrode 107 under the conditions to apply an electric field to the wire region 105, the energy barrier at the center of the region 105 becomes smaller, but energy barriers at the both ends remain unchanged in the wire region 105 connected with the source 103 and the drain 104.例文帳に追加

この状態で、ゲート電極１０７に正の電圧を印加し、細線部１０５に電界が印加された状態とすると、細線部１０５の中央部のエネルギーバリアは小さくなるが、ソース１０３，ドレイン１０４と接続している細線部１０５の両端のエネルギーバリアは変化しない。 - 特許庁

Thereafter, an interlayer insulation film is formed to cover an isolation region, the Si active layer region, the gate electrode and the sidewall, and a contact hole for electrical connection is made in the interlayer insulation film at a position on the border line of the isolation region and the silicide film.例文帳に追加

次に、前記の素子分離領域，Ｓｉ活性層領域，ゲート電極，サイドウォールを覆うように層間絶縁膜を形成した後、その層間絶縁膜に対し素子分離領域とシリサイド膜との境界線上の位置で電気的接続用のコンタクト孔を開孔する。 - 特許庁

A side of a contact C_FD side of both the gate electrodes G_1 and G_2 or either of them protrudes on a boundary (broken line) between the FD region and the element isolation region to a side where the contact C_FD exists more than the other parts in contact with the FD region.例文帳に追加

ゲート電極Ｇ_１，Ｇ_２の双方または何れか一方におけるコンタクトＣ_ＦＤ側の辺は、ＦＤ領域と素子分離領域との境界線（破線）上において、ＦＤ領域に接する他の部分と比べて、コンタクトＣ_ＦＤが存在する側へ突出している。 - 特許庁

A p^+ region 89 is formed within a source neighborhood p-type region 83 in an n-well 33 and then arsenic is injected into a shallow substrate surface in the p^+ region 89 by applying an ion implantation method using a ring-shaped gate electrode 35 as a mask to form a surface n^+ layer 90.例文帳に追加

ｎウェル３３中のソース近傍ｐ型領域８３内にｐ^+領域８９を形成した後、リング状ゲート電極３５をマスクとしたイオン注入法を適用して、ｐ^+領域８９中の浅い基板表面にひ素を注入して、表面ｎ^+層９０を形成する。 - 特許庁

Electrostatic noise from the pad 9 is propagated to the region 17 and gate electrodes 27, 31, and drawn to the power source DVcc or the ground DGND through the region 17, a channel (arrow A or B) and the region 15 or 19.例文帳に追加

パッド９からの静電気ノイズはＮ型拡散領域１７及びゲート電極２７，３１に伝搬され、Ｎ型拡散領域１７、チャネル（矢印Ａ又はＢ）及びＮ型拡散領域１５又は１９を介して、デジタル電源ＤＶｃｃ又はデジタルグランドＤＧＮＤに引き抜かれる。 - 特許庁

The semiconductor device comprises a fin-type active region defined on a semiconductor substrate having a device isolation structure, a recess formed over the fin-type active region, and a gate electrode formed over the fin-type active region, including a silicon germanium layer for burying the recess.例文帳に追加

半導体素子は、素子分離構造を備えた半導体基板に画成されたフィン型活性領域と、フィン型活性領域の上部に形成されたリセスと、フィン型活性領域の上部に形成され、前記リセスを埋め込むシリコンゲルマニウム層を含むゲート電極とを含む。 - 特許庁

An inter-layer insulating film 16 between a pixel switching element 102 and signal wiring 202 is formed such that a first thickness D1 formed in a region corresponding to a second source/drain region 102b is larger than a second thickness D2 in a region corresponding to a gate electrode 102g.例文帳に追加

画素スイッチング素子１０２と信号配線２０２との間の層間絶縁膜１６を、第２のソース・ドレイン領域１０２ｂに対応する領域に形成された第１の厚さＤ１が、ゲート電極１０２ｇに対応する領域の第２の厚さＤ２よりも厚くなるように形成する。 - 特許庁

The cover insulating film 6 is removed only from the PMOS region by etching back, and then the resist is removed, by which a thin side wall film 7 is formed on the gate electrode 4 in the PMOS region, and a hard mask 8 which is used for implantation of ions when a PMOS extension is formed in the NMOS region is formed.例文帳に追加

ｐＭＯＳ領域のみエッチバックによってカバー絶縁膜６を除去した後、レジストを除去することで、ｐＭＯＳ領域のゲート電極４に薄膜のサイドウォール７が形成され、ｎＭＯＳ領域にｐＭＯＳエクステンションを形成する際のイオン注入のハードマスク８が形成される。 - 特許庁

A semiconductor device 100 has an IGBT (Insulated Gate Bipolar Transistor) 101 and a PiN diode 102 formed in one body, and is provided with a trench 11, an n^+ emitter region 6, an emitter electrode 7, and a first channel region 2 and a second channel region 3 on the top surface side of an n^- support substrate 1.例文帳に追加

半導体装置１００は、ＩＧＢＴ１０１およびＰｉＮダイオード１０２が一体的に形成されており、ｎ^-支持基板１のおもて面側に、トレンチ１１、ｎ^+エミッタ領域６、エミッタ電極７、第１のチャネル領域２および第２のチャネル領域３が設けられている。 - 特許庁

As a result, lateral dispersion of the p-type impurity is suppressed to the limit of the depth where C is ion-implanted, and lateral dispersion is enlarged in the region deeper than the depth where C is ion-implanted, resulting in constitution of p-type gate region, in such a manner as to creep into under the source region.例文帳に追加

これにより、Ｃが注入された深さまでにおいては、ｐ型不純物の横方向拡散が抑制され、Ｃが注入された深さよりも深い領域においては、ｐ型不純物が横方向拡散され、ソース領域の下方まで入り込むようにｐ型ゲート領域４が形成される。 - 特許庁

In a source/drain junction of a DDD structure which is made up of a high concentration impurity region and a low concentration impurity region surrounding it, the high concentration impurity region, which is formed parallel to a gate electrode at a distance apart from only a position with a contact hole to be formed, is included.例文帳に追加

高濃度不純物領域とこれを取り囲む低濃度不純物領域とからなるＤＤＤ構造のソース／ドレイン接合部において、コンタクトホールが形成されるべき位置だけ離隔した距離にゲート電極と平行に形成された高濃度不純物領域を含む。 - 特許庁

When a person moves from the first region to the second region and a gate means with electromagnetic shielding feature is closed (step S22), it is determined whether each object is moved into the second region based on whether a signal transmitted from the wireless signal transmitting means is received or not (step S23).例文帳に追加

人が第１の領域から第２の領域まで移動し電磁遮蔽機能を持ったゲート手段が閉じた時点で（ステップＳ２１）、無線信号発信手段が発信している信号の受信の可否により各物体が第２の領域に移動したかを判別する（ステップＳ２３）。 - 特許庁

Further, the small-area dummy pattern of a lower layer and the small area dummy pattern Ds2 of an upper layer are arranged to a region with a wide inter-pattern space in patterns (active regions L1, L2, L3, and a gate electrode 17 or the like) that act as elements in a product region PR and the scribe region SR.例文帳に追加

また、製品領域ＰＲおよびスクライブ領域ＳＲの素子として機能するパターン（活性領域Ｌ１，Ｌ２，Ｌ３、ゲート電極１７等）のパターン間スペースが広い領域に下層の小面積ダミーパターンと上層の小面積ダミーパターンＤｓ２を配置する。 - 特許庁

In this way, particularly in a MOS transistor, it is possible to increase the quality of the interface between the dielectric region and the semiconductor substrate, obtain the dielectric region impermeable to the impurity atom from the gate region, and obtain the thickness substantially equal to that of the stacked dielectric film.例文帳に追加

このように特にMOSトランジスタにおいては、誘電体領域と半導体基盤との界面が高品質化され、ゲート領域からの不純物原子に対して不浸透性のある誘電体領域が得られ、堆積される誘電体膜に実質等しい厚さが得られる。 - 特許庁

With such a channelless structure in which the channel layer 19 is not formed in the first region 20 that is a channel portion where the emitter region 22 is formed, the width of a region through which carriers pass is widened and a channel resistance in a wall portion on a gate side is reduced.例文帳に追加

このように、エミッタ領域２２が形成されたチャネル部である第１領域２０にチャネル層１９が形成されていないチャネルレス構造としたことで、第１領域２０におけるキャリアの通過領域の幅が広がり、ゲート側壁部のチャネル抵抗が低減する。 - 特許庁

To provide a semiconductor device containing a transistor having a gate form that can connect source and body-contacting regions to each other without using any wiring nor projecting its gate portion to the source region side, and to provide a semiconductor storage device using the semiconductor device.例文帳に追加

ソース領域側にゲート部分を突出させずに、ソース領域とボディコンタクト領域とを配線を用いずに接続できるゲート形状を有するトランジスタを含む半導体装置及び半導体記憶装置を提供すること。 - 特許庁

An opening part 12b is formed based on a resist pattern 16 formed in such a way that the region where the opening part is formed is flatly overlapped only with one gate electrode 5 as the opening part where a surface of one gate electrode 5 is exposed.例文帳に追加

一のゲート電極５の表面を露出する開口部として、開口部が形成される領域が平面的に一のゲート電極５のみに重なるように形成されたレジストパターン１６に基づいて開口部１２ｂが形成される。 - 特許庁

Each of the plurality of the transfer controlling elements Tr includes a transfer gate 22 provided in the front surface of the substrate through an insulating film, and a charge retention region 24 in the substrate and holding the optical generation charge under the transfer gate.例文帳に追加

複数の転送制御素子Ｔｒのそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲート２２と、基板内であって転送ゲートの下に光発生電荷を保持する電荷保持領域２４を有する。 - 特許庁

Floating gate and control gate word lines (WL_0 through WLN) are formed orthogonally in a drain-source-drain structure and two arrays (13, 15 and 14, 16) of storage cells having a shared source region are set.例文帳に追加

フローティング・ゲート及びコントロール・ゲート・ワード線（ＷＬ_0乃至ＷＬ_N）を、ドレインーソースードレイン構造に直交して形成し、そして共有されたソース領域を有する蓄積セルを二つの列（１３、１５及び１４、１６）を設定する。 - 特許庁

The shape of a gate electrode 156 is formed so that the direct light from the backlight 4 to a P-type lightly-doped impurity region 136 of the optical sensor element 41 is shielded by the gate electrode 156 of the optical sensor element 41.例文帳に追加

光センサ素子４１のＰ型低濃度不純物領域１３６に対するバックライト４からの直接光が光センサ素子４１のゲート電極１５６で遮光されるようにゲート電極１５６の形状を形成する。 - 特許庁

The control circuit CL starts operation of the switch SW so as to cut-off the alternative path Lbp, based on a gate drive voltage Vg for each FET 30a-30f, within a region where change in the gate drive voltage Vg is flattened.例文帳に追加

そして、制御回路ＣＬは、各ＦＥＴ３０ａ〜３０ｆのゲート駆動電圧Ｖgに基づいて、当該ゲート駆動電圧Ｖgの変化が平坦化する領域にある場合に、迂回経路Ｌbpを遮断すべくスイッチＳＷを作動させる。 - 特許庁

Portions of the buffer trenches 30, which are located at the opposite side to the gate trenches 23 sides in the longitudinal direction of the gate trenches 23, are located in the outer peripheral well region 29, so that concentration of electric field on these portions of the buffer trenches 30 can be moderated.例文帳に追加

また、ゲートトレンチ２３の長手方向においてバッファートレンチ３０のうちゲートトレンチ２３側とは反対側の部分が外周ウェル領域２９内に位置するので、バッファートレンチ３０の当該部分の電界集中を緩和できる。 - 特許庁

A plurality of isolation regions 4 are formed in the SOI layer 2 on an SOI substrate and a gate electrode 5b is formed through a gate insulation film after desired impurities are implanted in the body part of an Si active layer region 2a.例文帳に追加

ＳＯＩ基板のＳＯＩ層２に複数個の素子分離領域４を形成し、Ｓｉ活性層領域２ａのボディ部に対して所望の不純物を注入してから、ゲート絶縁膜を介してゲート電極５ｂを形成する。 - 特許庁

The method further comprises the steps of irradiating a laser beam above or below a substrate (semiconductor substrate) in which the semiconductor film is formed to heat a gate electrode, and heating the impurity region to be superposed with a part of the gate electrode by its heat.例文帳に追加

そして、半導体膜が形成された基板（半導体膜基板）の上方または下方からレーザ光を照射してゲート電極を加熱し、その熱によってゲート電極の一部と重なる不純物領域を加熱する。 - 特許庁

After forming a common source region on the substrate between the first and second gate structures, first and second drain regions are formed respectively in first and second parts of the substrate adjacent to the first and second gate structures, respectively.例文帳に追加

第１及び第２ゲート構造物間の基板に共通ソース領域を形成した後、第１及び第２ゲート構造物にそれぞれ隣接する基板の第１及び第２部分にそれぞれ第１及び第２ドレイン領域を形成する。 - 特許庁

A suction pipe 12 is installed through a frame 11 at the bottom of the land side water region 1A, and a suction hole 6A of a gate pump 6 is made attachable to or detachable from an outlet 12B of the suction pipe 12 by lifting of a door body 5 of the water stop gate.例文帳に追加

内水域１Ａの底に架台１１を介して吸込管１２を設置し、止水ゲート扉体５の昇降により吸込管１２の出口１２Ｂにゲートポンプ６の吸込口６Ａを脱着できるように構成する。 - 特許庁

Each of a plurality of transfer control elements Tr comprises a transfer gate 22 provided to the surface of substrate through an insulating film, and a charge holding region 24 which is present in the substrate and holds the optical generation charge under the transfer gate.例文帳に追加

複数の転送制御素子Ｔｒのそれぞれは、基板表面に絶縁膜を介して設けられた転送ゲート２２と、基板内であって転送ゲートの下に光発生電荷を保持する電荷保持領域２４を有する。 - 特許庁

A capacitor is coupled between the source and gate of the 1st transistor and the 2nd transistor comprises a source coupled with the drain of the 1st transistor and a gate receiving a 1st voltage for operating the 1st and 2nd transistors in a saturated region.例文帳に追加

第一トランジスタのソースとゲート間にコンデンサが結合され、第二トランジスタは、第一トランジスタのドレインと結合するソースと、第一及び第二トランジスタを飽和領域で操作させる第一電圧を受信するゲートとからなる。 - 特許庁

Thermal treatment is performed thereon diffusing an n-side cap layer 8A inside the gate electrode metal film M beneath the n-side cap layer 8A and allowing the former to react with the latter, thereby forming an n-side gate electrode metal film MA inside the nFET region Rn.例文帳に追加

その上で、熱処理を行って、ｎ側キャップ層８Ａを、その直下のゲート電極用金属膜Ｍ内に拡散・反応させて、ｎＦＥＴ領域Ｒｎ内にｎ側ゲート電極用金属膜ＭＡを形成する。 - 特許庁

To provide a semiconductor device that can secure a gate width as designed even when a relative positional deviation occurs between a field region and each mask forming a gate pattern, and to provide a semiconductor storage device using the semiconductor device.例文帳に追加

フィールド領域とゲートパターンを形成する各マスクに相対的位置ずれが生じても、ゲート幅を設計通りに確保できるゲート形状を備えた半導体装置及びそれを用いた半導体記憶装置を提供すること。 - 特許庁

By providing a gate electrode 114 to an i region 112 of a pin type optical sensor diode, the threshold of a bias voltage when a current starts flowing in the optical sensor diode can be controlled with a gate voltage.例文帳に追加

ｐｉｎ型の光センサ用ダイオードのｉ領域１１２に絶縁膜を介してゲート電極１１４を設けることにより、光センサ用ダイオードに電流が流れ始めるときのバイアス電圧の閾値をゲート電圧によって制御可能とする。 - 特許庁

Gate voltage can be increased because a pn junction produced by two-dimensional electron gas generated at an interface between the undoped AlGaN layer 104 and the undoped GaN layer, and the p-type GaN layer 105 is formed in a gate region.例文帳に追加

アンドープＡｌＧａＮ層１０４とアンドープＧａＮ層との界面で発生する２次元電子ガスとｐ型ＧａＮ層１０５とによって生じるｐｎ接合がゲート領域に形成されるのでゲート電圧を大きくすることができる。 - 特許庁

The storage lines are formed between two adjacent gate lines and between two adjacent data lines and divide a region defined by the two gate lines and two data lines into first, second, third and fourth pixel areas.例文帳に追加

ストレージラインは隣接する２つのゲートラインの間および隣接する２つのデータラインの間に形成され、２つのゲートラインおよび２つのデータラインで定義される領域を第１、第２、第３及び第４画素領域に区画する。 - 特許庁

The gate electrode 14 and the well region 11 are electrically connected via a semiconductor connection part 17 formed to make contact with a side wall of the part of the outer edge of the gate electrode 14 where the side wall spacer 15 is not formed.例文帳に追加

上記側壁スペーサ１５が形成されていないゲート電極１４の外縁の一部の側壁に接するように形成された半導体接続部１７を介してゲート電極１４とウエル領域１１とを電気的に接続する。 - 特許庁

An outer edge part of a gate electrode is spaced at least about 0.5 μm apart from a source-drain region or the like wherein phosphorus as a gettering element is implanted for preventing segregation of nickel in an area near an outer edge part of the gate electrode.例文帳に追加

ゲート電極の外縁部を、ゲッタリング元素としての燐が注入されたソース・ドレイン領域等から少なくとも約０．５μｍ離隔するようにして、ゲート電極の外縁部近傍に於けるニッケルの偏析を防止する。 - 特許庁

A charge accumulation film and a gate electrode 105 are formed on a semiconductor layer, and two first conductivity diffusion regions A and B are formed in semiconductor layers on both sides of a channel region formed below the gate electrode 105.例文帳に追加

半導体層上に電荷蓄積膜とゲート電極１０５を形成し、ゲート電極１０５の下部に形成されたチャネル領域の両側の半導体層に２つの第１導電型の拡散領域Ａ及びＢを形成する。 - 特許庁