「gate region」に関連した英語例文の一覧と使い方(63ページ目) - Weblio英語例文検索

Then, the non-doped semiconductor layer 14 is present so that impurity in the semiconductor layer 15 can be prevented from going through the gate electrode 13 and spreading to a channel formation region 17.例文帳に追加

そして、ノンドープの半導体層(14)の存在によって半導体層(15)中の不純物がゲート電極(13)を突き抜け、チャネル形成領域(17)に拡散することを防ぐ。 - 特許庁

The oxidation-resistant mask film 59 is removed, and the thermal oxidation treatment is conducted again, thus forming the gate oxide film 56 corresponding in the low breakdown-strength element region 52.例文帳に追加

その後、耐酸化性マスク膜５９が除去されて、熱酸化処理が再び行われることにより、低耐圧素子領域５２に対応したゲート酸化膜５６が形成される。 - 特許庁

To provide a silicon carbide semiconductor device equipped with a J-FET wherein the leakage is suppressed between a source region and a second gate layer, and to provide its manufacturing method.例文帳に追加

ソース領域と第２ゲート層との間でのリークが抑制されたＪ−ＦＥＴを備える炭化珪素半導体装置及びその製造方法を提供する。 - 特許庁

Then the gate electrode is opposed to at least part of the heterojunction surface from above and the p-type semiconductor region is opposed.例文帳に追加

そして、前記へテロ接合面の少なくとも一部には、前記ゲート電極が上方から対向しているとともに、前記ｐ型半導体領域が下方から対向している。 - 特許庁

Next, the upper electrode of the capacitor is formed on a dielectric film, interposed on the lower electrode while a second gate stack is formed in the second transistor region.例文帳に追加

次に、前記キャパシタの下部電極上に誘電体膜を介在したキャパシタの上部電極を形成し、同時に前記第２トランジスタ領域に第２ゲートスタックを形成する。 - 特許庁

Then, by using a mask 73 with a narrow opening, a B ion is injected with a weak acceleration voltage to form a high-resistance layer 75 wide than a gate formation region.例文帳に追加

次に、狭い開口部を有するマスク７３を用いて、Ｂイオンを弱い加速電圧で注入して、ゲート形成領域よりも広く高抵抗層７５を形成する。 - 特許庁

The AlGaAs layer functions as an etching stopper, when the GaAs layer (not shown in Fig) formed on the AlGaAs layer is etched for the gate region.例文帳に追加

ＡｌＧａＡｓ層は、ＡｌＧａＡｓ層上に成膜したＧａＡｓ層（図１では存在しない）をエッチングしてゲート領域を形成する際のエッチングストッパとして機能する。 - 特許庁

The n-type channel semiconductor 5 is provided along the p^+-type gate semiconductor 4 and electrically connected to the fourth region 3d of the n-type drift semiconductor 3.例文帳に追加

ｎ型チャネル半導体部５は、ｐ^＋型ゲート半導体部４に沿って設けられ、ｎ型ドリフト半導体部３の第４の領域３ｄに電気的に接続されている。 - 特許庁

The gate electrode 12 is arranged in the trench 11, has a wall surface covered with an insulating film 22 and extends to a position deeper than the bottom 14a of the body region 14.例文帳に追加

ゲート電極１２は、トレンチ１１内に配置されており、壁面が絶縁膜２２で被覆されており、ボディ領域１４の底面１４ａより深い位置まで伸びている。 - 特許庁

The method further comprises steps of forming the protective oxide film in this state by a thermal oxidation treating step, thereafter patterning the amorphous silicon film, and forming the gate electrode on the element region.例文帳に追加

さらにこの状態で保護酸化膜を熱酸化処理工程により形成し、その後で前記アモルファスシリコン膜をパターニングして前記素子領域にゲート電極を形成する。 - 特許庁

The upper Si oxide film and the Si nitride film 5 inside the ONO gate insulating film G are separated from the Si nitride film 9 inside the anti-reflection film F in a region over the P+-type channel blocking regions 12.例文帳に追加

ONOゲート絶縁膜G内の上のSi酸化膜6及びSi窒化膜5と、反射防止膜Fの内のSi窒化膜9とをp^+型チャネル阻止領域12上の領域で切り離している。 - 特許庁

In this way, the dangling bond of an interface between a gate oxide film and a p-type base layer constituting a channel region can be terminated with an element such as H or OH.例文帳に追加

これにより、ゲート酸化膜とチャネル領域を構成するｐ型ベース層の界面のダングリングボンドをＨもしくはＯＨの元素で終端させることが可能となる。 - 特許庁

To provide a dual-gate field effect transistor (DGFET) structure which can noticeably reduce the parasitic capacitance under its source/drain region, and its manufacturing method.例文帳に追加

ソース／ドレイン領域下の寄生容量を顕著に低減できる二重ゲート型電界効果トランジスタ（ＤＧＦＥＴ）構造体およびその形成方法を提供する。 - 特許庁

To entirely improve an image sharpness by raising a dynamic range in such a way that a noise is decreased by reducing a dark current generated at the region of a transfer gate of a CMOS image sensor.例文帳に追加

ＣＭＯＳイメージセンサの転送ゲートの領域で生成された暗電流を低減することでノイズを低減し、ダイナミックレンジを高め、画質を全体的に改良する。 - 特許庁

The peripheral rim of an active layer 6, exposed so as to be projected outward from the gate insulating film 16 of the thin film transistor 5, is nitrided along the peripheral direction thereof to obtain an insulated region 14.例文帳に追加

薄膜トランジスタ５のゲート絶縁膜16よりも外側に突出して露出した活性層６の周縁を周方向に亘って窒化して絶縁化領域14とする。 - 特許庁

On the other hand, a current temporarily flows through a protecting circuit 13 to increase the gate potential so that the portion on the peripheral side of the cell region is also brought into the on-state.例文帳に追加

一方、保護回路１３を通して一時的に電流が流れゲート電位を上昇させるので、セル領域の外周側部分もオン状態に移行する。 - 特許庁

When the gate 5 detects the passage of the recording medium, the server 2 issues a warning at a waning level corresponding to the confidentiality level of the image data and the control region 4 where the recording medium has passed through.例文帳に追加

ゲート５が記録媒体の通過を検出したとき、サーバ２は、画像データの機密レベルおよび通過した管理領域４に応じた警告レベルで警告を行う。 - 特許庁

To provide a semiconductor device which is increased in withstand voltage by lowering the concentration of an electric field in the corners of a gate trench or in a leading edge of a base region and also provide a method of manufacturing the same.例文帳に追加

ゲートトレンチのコーナー部やベース領域の先端部分電界集中を緩和し耐圧を向上させた半導体装置及びその製造方法を提供する。 - 特許庁

In the liquid crystal display device, the main liquid crystal panel is provided with a first gate line group and a first data line group in a first display region and so constituted that a first video is displayed.例文帳に追加

液晶表示装置において、メイン液晶パネルは第１表示領域に第１ゲートライン群と第１データライン群とを具備して第１映像を表示する。 - 特許庁

Accordingly, it is possible to reduce the stored electric charges in the floating gate region and implement a nonvolatile memory having very low power dissipation, ultra-high density, and large capacity.例文帳に追加

したがって、浮遊ゲート領域の蓄積電荷を減らすことができ、消費電力が極めて少ない、超高密度で大容量の不揮発性メモリを実現することができる。 - 特許庁

The element isolation region of an IGBT chip 21 is divided into 19 blocks 22, where cells are provided in array, and a split gate electrode 30a is provided to each of the blocks 22.例文帳に追加

ＩＧＢＴのチップ２１の素子形成領域は、セルが配列形成された１９個のブロック２２に分割され、各ブロック２２には分割ゲート電極３０ａが形成される。 - 特許庁

Since the gate patterns are disposed at side faces of a channel region in this way, a degree of the integration of the semiconductor device can be increased and also a channel width of each transistor can be increased.例文帳に追加

これにより、ゲートパターンがチャネル領域の側面に配置されるので、半導体装置の集積度を増加させることと同時にトランジスタのチャネル幅を増加させうる。 - 特許庁

To provide a solid-state imaging device, capable of increasing electric charge quantity to be handled by a vertical transfer channel, without narrowing the light-receiving section or the transfer gate region.例文帳に追加

受光部やトランスファゲート領域を狭くすることなく、垂直転送チャネルの取り扱い電荷量を増大させることが可能な固体撮像装置を提供すること。 - 特許庁

By adjusting the number of slits which constitute the group of slits 107, an overlapping distance Ld of the field relaxing region with the gate electrode 106 is controlled.例文帳に追加

この電界緩和領域は、スリット 群１０７を構成するスリットの数を調整することで、ゲート電極１０６と、界緩和領域とのオーバーラップ寸法Ｌｄを調整する。 - 特許庁

Moreover, two memory elements adjoining each other in the same column also own jointly the diffusion region 1107 disposed in the area between the gate electrodes of the memory elements.例文帳に追加

更に、同一列で隣り合う２つのメモリ素子も、この２つのメモリ素子のゲート電極間の領域に配置された拡散領域１１０７を共有している。 - 特許庁

In the cutting-out region 301, the gate electrodes 103 provided to each pixel are connected to the second wirings 105 provided for each row in units of rows in common.例文帳に追加

切出領域３０１では、画素毎に設けられたゲート電極１０３が、行毎に設けられた第２配線１０５に行単位で共通に接続されている。 - 特許庁

In the first layer, p-type semiconductor region, containing p-type impurities, is formed at a position opposed to at least one part of the gate electrode through the hetero-junction surface.例文帳に追加

第１層には、ｐ型の不純物を含むｐ型半導体領域が、へテロ接合面を介してゲート電極の少なくとも一部に対向する位置に形成されている。 - 特許庁

It is possible to control the passage of the power from a drain domain 27 in the micro nozzle 10 to a source region 22 by controlling a voltage applied to a gate electrode 24.例文帳に追加

ゲート電極２４に印加する電圧を制御することによりマイクロノズル１０内のドレイン領域２７からソース領域２２へ流れる電流を制御することができる。 - 特許庁

In a memory cell array region, gate word lines (32a-32d) are arranged linearly between source impurity regions (30a, 30b) and drain impurity regions (31a-31d).例文帳に追加

メモリセルアレイ領域内において、ソース不純物領域（３０ａ，３０ｂ）とドレイン不純物領域（３１ａ−３１ｄ）の間に直線的にゲートワード線（３２ａ−３２ｄ）を配置する。 - 特許庁

The insulated-gate structure 10 has a second insulating film 16 consisting of silicon oxide isolated from the semiconductor region 12 by the first insulating film 14.例文帳に追加

絶縁ゲート構造体１０は、その第１絶縁膜１４によって半導体領域１２から隔てられている酸化シリコンの第２絶縁膜１６を備えている。 - 特許庁

The semiconductor region having the large energy gap is preferably formed from silicon carbide, and is provided at a position overlapping with a gate electrode provided via at least an insulating layer.例文帳に追加

該エネルギーギャップの大きな半導体領域は、好ましくは炭化珪素で形成され、少なくとも絶縁層を介して設けられるゲート電極と重なる位置に設けられる。 - 特許庁

To provide a semiconductor device capable of further high breakdown voltage by somewhat suppressing an electric field from a drain electrode to a "boundary between a portion below a gate electrode and a drain region".例文帳に追加

ドレイン電極から「ゲート電極下とドレイン領域との境界部分」への電界を多少でも抑えて、更なる高耐圧化を可能とした半導体装置を提供する。 - 特許庁

The insulated-gate structure 10 is brought into contact with the semiconductor region 12, and has a first insulating film 14 consisting of aluminum nitride substantially introducing no impurity.例文帳に追加

絶縁ゲート構造体１０は、半導体領域１２に接しており、不純物が実質的に導入されていない窒化アルミニウムの第１絶縁膜１４を備えている。 - 特許庁

The transfer gate is arranged in the inside of a semiconductor base material being covered with an insulating film, and transfers signal charges to the impurity region from the photoelectric converting part.例文帳に追加

転送ゲートは、半導体基体の内部に絶縁膜で覆われて配置されてチャネル制御により、光電変換部から不純物領域へ信号電荷を転送する。 - 特許庁

A silicide is formed at least at a DRAM part, the entire surface of a source/drain region 10 of the transistor of a logic part, and the surface of gate 6 simultaneously, in the same process.例文帳に追加

少なくともＤＲＡＭ部及びロジック部のトランジスタのソース・ドレイン領域（１０）の全面及びゲート（６）表面に同一工程で同時にシリサイドを形成する。 - 特許庁

A high voltage transistor having a gate oxide film having a second film thickness thicker than the first film thickness is formed on the semiconductor substrate 14 of a peripheral circuit region.例文帳に追加

周辺回路領域の半導体基板１４上には、第１の膜厚より厚い第２の膜厚を持つゲート酸化膜を有する高電圧トランジスタが形成される。 - 特許庁

In this case, permittivity in a region in contact with the side face of the island-like silicon layer is made smaller on the gate insulation layer than on one surface of the island-like silicon layer.例文帳に追加

このとき、ゲート絶縁層は、島状のシリコン層の一表面上と比較して、島状のシリコン層の側面と接する領域の誘電率を小さくする。 - 特許庁

A gate is formed on a second layer near the top surface of the second layer, and at least partially in between the first and the second source/drain region.例文帳に追加

ゲートは第２の層の上面の近傍の第２の層の上および少なくとも部分的に第１のソース／ドレイン領域と第２のソース／ドレイン領域の間に形成される。 - 特許庁

At least the thickness and the included metal are selected, irrespective of the silicide 121 on the source/drain region 12, with respect to the silicide 142 n the gate electrode 14.例文帳に追加

ゲート電極１４上のシリサイド１４２に関し、少なくとも厚さ及び含有する金属は、ソース・ドレイン領域１２上のシリサイド１２１に関わりなく選択されている。 - 特許庁

A first conductive layer 15a having a second width W2 narrower than the first width W1 is formed on the active region 12 via the first gate insulating film 14.例文帳に追加

第１の幅Ｗ１より狭い第２の幅Ｗ２を有する第１導電層１５ａが、第１ゲート絶縁膜１４を介して活性領域１２に形成されている。 - 特許庁

A ferroelectric thin film 102 is arranged between a channel region held between a pair of source and drain of the electric field effect type transistor and a gate electrode for control.例文帳に追加

その電界効果型トランジスタの１対のソース・ドレインに挟まれたチャネル領域と制御用ゲート電極との間には、強誘電体薄膜１０２が配置されている。 - 特許庁

A pair of first diffusion layers 5a, which are shallow surface layers of a semiconductor substrate, are formed in part of a region inwardly from lower both ends of the gate electrode 4.例文帳に追加

半導体基板の浅い表層であって、ゲート電極４の下部の両端部から内方にかけて一部の領域に一対の第１の拡散層５ａが形成されている。 - 特許庁

The gate electrode made of the first conductive film is left on an active region of the logic circuit portion, and the capacitance insulating film is left between the upper electrode and the lower electrode.例文帳に追加

ロジック回路部の活性領域上に第１の導電膜からなるゲート電極を残し、上部電極と下部電極との間に容量絶縁膜を残す。 - 特許庁

The threshold voltage of each transistor is adjusted by reducing the thickness of a portion constituting a channel region by etching the silicon active layer 103 in the gate grooves 130 and 132.例文帳に追加

これら、ゲート溝１３０、１３２内において、シリコン活性層１０３をエッチングし、チャネル領域を構成する部分の厚さを薄くして、各トランジスタの閾値電圧を調整する。 - 特許庁

A stress distortion generating film 27 is formed on the n-type transistor region A of a semiconductor substrate 11 so as to cover a side wall 24a and an n-type gate electrode 16.例文帳に追加

半導体基板１１のｎ型トランジスタ領域Ａの上に、サイドウォール２４ａ及びｎ型ゲート電極１６を覆うように応力歪み生成膜２７を形成する。 - 特許庁