「gate region」に関連した英語例文の一覧と使い方(69ページ目) - Weblio英語例文検索

To provide a semiconductor device capable of miniaturizing an element by eliminating a jutting of a floating gate electrode over the element separation region, and concurrently obtaining the predetermined coupling ratio.例文帳に追加

素子分離領域上へのフローティングゲート電極の張り出しを無くすことで素子の微細化を図ると共に、所望のカップリング比を得ることが可能な半導体装置を提供する。 - 特許庁

A semiconductor device includes: a silicon layer; and a first field effect transistor including a transistor gate provided on the silicon layer, a pair of source/drain regions, and a channel region in the silicon layer.例文帳に追加

半導体装置は、シリコン層と、シリコン層上に設けられたトランジスタ・ゲートと、１対のソース／ドレイン領域と、シリコン層内のチャネル領域と、を含む第１電界効果型トランジスタと、を具備する。 - 特許庁

To make a source region low in ON-state resistance restraining impurities from diffusing out on its surface in a semiconductor device having a trench MIS gate structure.例文帳に追加

トレンチＭＩＳゲート構造を有する半導体装置において、ソース領域の表面部での不純物のアウトディフュージョンを抑制しながらソース領域の低オン抵抗化を可能にする。 - 特許庁

The main vertical FET and the detection FET share an extension drain region formed in the pillar on a substrate, and first and second gate members formed in a dielectric on both sides of the pillar.例文帳に追加

両方とも基板の上のピラー内に形成された拡張ドレイン領域と、ピラーの両側上で誘電体内に形成された第１及び第２のゲート部材とを共用する。 - 特許庁

The N--type impurity region 132 is formed in a size smaller than that of the photodiode section 112 and separated from a readout gate section 140 adjoining to the section 112 at an interval.例文帳に追加

Ｎ^- 型不純物領域１３２は、フォトダイオード部１２より小さいサイズに形成され、フォトダイオード部１２に隣接する読み出しゲート部１４０から間隔Ｋをもって離間している。 - 特許庁

Subsequently, thick film sidewalls are formed on the sidewalls of the dummy gate electrode 4 in a degree of being overlapped on edges of the extension region 7, and an interlayer insulating film is formed so as to bury the sidewalls.例文帳に追加

その後、ダミーゲート電極４の側壁にエクステンション領域７の端縁に重なる程度に厚膜のサイドウォールを形成し、これらを埋め込む状態で層間絶縁膜を成膜する。 - 特許庁

Metal electrodes 15 and 16 are arranged via an inter-layer insulation film 7 on the LDD region, and the metal electrodes are electrically connected with the gate electrode at a prescribed part.例文帳に追加

ＬＤＤ領域上には層間絶縁膜７を介して金属電極１５、１６が配置され、金属電極はゲート電極と所定の箇所で電気的に接続されている。 - 特許庁

The gate leading wiring 7 contains a polysilicon 39 and a metal 41 formed so as to be made adjacent to the polysilicon 39 in the in-plane direction of a p-type silicon region 21(semiconductor layer).例文帳に追加

ゲート引回配線７はポリシリコン部３９及びｐ型シリコン領域２１（半導体層）の面内方向でポリシリコン部３９に隣接して形成されたメタル部４１を含む。 - 特許庁

A source electrode 15 and a drain electrode 14 are provided to the region to provide the source electrode and drain electrode on the gate insulating layer 12 and/or organic electronic material layer 13.例文帳に追加

ゲート絶縁層１２及び／または有機電子材料層１３の上のソース電極、及びドレイン電極を設ける領域に、ソース電極１５及びドレイン電極１４を設ける。 - 特許庁

When the control gate electrodes 4a are formed, the conductive film 4 is left over the bit line contact region 20 and the bit line diffusion layers 2 on both sides thereof.例文帳に追加

コントロールゲート電極４ａを形成する時に、ビット線コンタクト領域２０の上及びその両側のビット線拡散層２の上にまたがるように導電膜４を残存させる。 - 特許庁

A polysilicon gate 11g, which is formed even on a silicon oxide film 9 and subjected to planarization processing and patterning processing, is silicide-processed from its surface to obtain a silicide region 18g.例文帳に追加

シリコン酸化膜９上にも形成され、平坦化処理及びパターニング処理が施されたポリシリコンゲート１１ｇに対し、表面からシリサイド化してシリサイド領域１８ｇを得る。 - 特許庁

By a photoengraving method, a photoresist 30 having a pattern in which the end of a gate structure 15 and the formation scheduled region of the photodiode 18 adjacent to the end are opened is formed.例文帳に追加

写真製版法によって、ゲート構造１５の端部上、及び該端部に隣接するフォトダイオード１８の形成予定領域上が開口したパターンを有するフォトレジスト３０を形成する。 - 特許庁

In such a configuration, the effect of the spot plug can reduce the electric field concentration in a boundary portion between a portion the gate electrode 11 and a drain region 5, and its gradient becomes loose.例文帳に追加

このような構成であれば、ゲート電極１１下とドレイン領域５との境界部分は、スポットプラグの影響を受けて電界集中が緩和され、その勾配が緩やかになる。 - 特許庁

To obtain a semiconductor device which is reduced in device size and can modulate a gain factor and can ensure the modulation degree of the gain factor regardless of conductance in a gate region.例文帳に追加

素子サイズを小さくするとともに、ゲート領域のコンダクタンスに関わらず利得係数の変調度合いを確保することができる利得係数の変調可能な半導体素子を得ること。 - 特許庁

A HEMT according to this invention has a substrate 1 comprising a silicon, a semiconductor region 2 comprising a nitride semiconductor, a source electrode 3, a drain electrode 4, and a gate electrode 5.例文帳に追加

本発明に従うＨＥＭＴは、シリコンから成る基板１と窒化物半導体から成る半導体領域２とソース電極３とドレイン電極４とゲート電極５とを有する。 - 特許庁

Then, a region other than the gate electrode 24 on the semiconductor substrate 21 is irradiated with an ultrashort pulse laser beam whose pulse width is 10-1,000 femtoseconds, and an amorphous layer 26a is formed.例文帳に追加

そして、半導体基板２１におけるゲート電極２４以外の領域にパルス幅が１０〜１０００フェムト秒の超短パルスレーザー光を照射し、非晶質層２６ａを形成する。 - 特許庁

A gap S1 between the antireflection film 10 and a gate electrode 7, and a gap between the antireflection film 10 and an element isolation region 5, are both desired to be ≥0.2μm.例文帳に追加

反射防止膜１０とゲート電極７との隙間Ｓ１および、反射防止膜１０と素子分離領域５との隙間は、いずれも０．２μｍ以上になっていることが望ましい。 - 特許庁

An epitaxial SiGe layer 16 is formed in a trench formed on the silicon substrate 11 between the element isolation region 12 and the gate electrode 14 by an epitaxial growth method.例文帳に追加

素子分離領域１２とゲート電極１４との間のシリコン基板１１に形成されたトレンチ内には、エピタキシャル成長法によりエピタキシャルＳｉＧｅ層１６が形成されている。 - 特許庁

A p-type diffusion layer 22 is formed in the surface 11b of the n-type substrate 11, which corresponds to a detector 31 between the p-type well region 15 and the reading gate 21.例文帳に追加

また、Ｐ型ウェル領域１５および読み出し用ゲート２１の相互間の検出部３１に対応する、Ｎ型基板１１の表面部１１ｂにはＰ型拡散層２２が形成されている。 - 特許庁

Next, the protective resist film 14 is subjected to electron beam(EB) exposure to make a protective opening in an upper-side part of a top formation region of a gate electrode in the protective resist film 14.例文帳に追加

次に、保護レジスト膜１４に対してＥＢ露光を行なって該保護レジスト膜１４におけるゲート電極の頂部形成領域の上側部分に保護開口部を形成する。 - 特許庁

In addition, the drain diffusion well (115) has lightly-doped regions (145) between heavily-doped regions (150), and an end portion of the lightly-doped region (155) substantially coincides with the outer peripheral portion (140) defined by the gate corner (125).例文帳に追加

また、ドレイン拡散ウエル(115)は、高ドープ領域(150)の間に低ドープ領域(145)を有し、低ドープ領域(155)の端部は、ゲートコーナ(125)によって定められた外周部(140)と実質的に一致する。 - 特許庁

In the electro-optic device, an LDD region 114 overlapping a gate electrode is arranged in an n-channel TFT 302 which forms a driving circuit to form a TFT structure having resistance against injection of hot carriers.例文帳に追加

駆動回路を形成するｎチャネル型ＴＦＴ３０２にはゲート電極に重なったＬＤＤ領域１１４が配置され、ホットキャリア注入に強いＴＦＴ構造が実現される。 - 特許庁

At that time, a low breakdown voltage transistor LMOS region is oxidized simultaneously and a laminated film, which becomes the gate insulating film 8 of the low breakdown voltage transistor and is constituted of the oxide film and the oxynitride film is formed.例文帳に追加

このとき、低耐圧トランジスタＬＭＯＳ領域も同時に酸化され、低耐圧トランジスタのゲート絶縁膜８となる酸化膜と酸窒化膜からなる積層膜を形成する。 - 特許庁

The annealing treatment of the substrate on which the gate insulating film is formed is carried out, when the rays of light of the ultraviolet region are emitted in the oxidation treatment furnace 10, as necessary, after an electrode has been evaporated.例文帳に追加

前記ゲート絶縁膜が形成された基板は電極が蒸着された後に適宜に酸化処理炉１０内で紫外領域の光が照射されることでアニール処理される。 - 特許庁

For the thin-film transistor of the pixel part, the high resistance impurity region and the gate electrode are made so as not to overlap, a leakage current is suppressed and the ratio of the on-current and an off-current is improved.例文帳に追加

他方、画素部の薄膜トランジスタは、高抵抗不純物領域とゲイト電極をオーバーラップさせないようにして、リーク電流を抑え、オン電流とオフ電流比を向上させる。 - 特許庁

The far-infrared sensor has a sensor MOS type field effect transistor operating in a sub-threshold region by applying voltage that is equal to or smaller than a threshold between the gate/source of a transistor.例文帳に追加

トランジスタのゲート・ソース間にしきい値以下の電圧を印加してサブスレッショルド領域で動作するセンサＭＯＳ形電界効果トランジスタを備えたことを特徴とするものである。 - 特許庁

In a manufacturing method of the EEPROM-type memory cell, before forming a first spacer film 15, the low-concentration ion implantation of n-type impurities is so performed by using as a mask a control gate 13 as to form a low-concentration drain region 14a.例文帳に追加

第１のスペーサ膜１５形成前に、コントロールゲート１３をマスクとしてｎ型不純物を低濃度にイオン注入することで、低濃度のドレイン領域１４ａを形成する。 - 特許庁

In a thin-film transistor in the pixel part, the high-resistance impurity region and the gate electrode do not overlap to suppress a leak current and to improve the ratio between the ON-state current and OFF-state current.例文帳に追加

他方、画素部の薄膜トランジスタは、高抵抗不純物領域とゲート電極をオーバーラップさせないようにして、リーク電流を抑え、オン電流とオフ電流比を向上させる。 - 特許庁

Further, the electrooptical device has a light shield portion 410 which is made of the same film with the gate electrode, at least overlaps with a pixel-electrode side source-drain region 1e of the semiconductor layer, and is electrically connected to the pixel electrode and pixel-electrode side source-drain region.例文帳に追加

更に、ゲート電極と同一膜からなり、半導体層の画素電極側ソースドレイン領域１ｅと少なくとも部分的に重なると共に画素電極及び画素電極側ソースドレイン領域と電気的に接続された遮光部４１０を備える。 - 特許庁

A second high-dose ion implantation is made by implanting arsenic As+ with a high concentration to the silicon substrate from a direction perpendicular to the silicon substrate to the source region 20a and the drain region 22a each having a shallow junction and both formed on both sides of the gate electrode (Fig.1 (c)).例文帳に追加

ゲート電極の両側に形成された浅い結合のソース領域２０ａ及びドレイン領域２２ａとに、シリコン基板１０に対して垂直の方向からヒ素Ａｓ^+を高濃度でイオン注入して、２回目の高濃度イオン注入を行う（図１（Ｃ））。 - 特許庁

In the MOS transistor, a source region 2 and a drain region 3 formed in a semiconductor substrate 1 adjoin each other holding a gate 4 therebetween which is formed into a lattice type, and the transistor includes metal wires 5, 6, 7 of three layers which are formed in order on the semiconductor substrate 1.例文帳に追加

半導体基板１に形成されたソース領域２およびドレイン領域３が格子状に形成されたゲート４を挟んで互いに隣接するＭＯＳトランジスタにおいて、半導体基板１上に順次形成された３層のメタル配線５、６、７とを有する。 - 特許庁

Thus, the oxidized film 12 is acceleratedly oxidized on the surface of an area where n-type impurities are injected and the oxidized film 12 becomes thicker than other regions on the surface of an n+-type source region 9, the gate electrode 11 and the n+-type region 16.例文帳に追加

これにより、ｎ型不純物が注入された領域の表面において酸化膜１２が増速酸化され、ｎ^+型ソース領域９、ゲート電極１１、及びｎ^+型領域１６ｂの表面において酸化膜１２の膜厚が他の領域よりも厚くなる。 - 特許庁

The impurity concentration of a source region 17 and a drain region 18 of a TFT 10 is set between 2×10^18 cm^-3 and 2×10^19 cm^-3, whereby off-leak current of the TFT 10 can be sufficiently reduced even in a single gate structure.例文帳に追加

ＴＦＴ１０のソース領域１７及びドレイン領域１８の不純物濃度を２×１０^１８［ｃｍ^−３］以上かつ２×１０^１９［ｃｍ^−３］以下とすることにより、シングルゲート構造でもＴＦＴ１０のオフリーク電流を十分に低減できる。 - 特許庁

First silicifying annealing, wet-etching, and second silicifying annealing are performed on the Co film, and an invert reaction to a CoSi2 film is completed, and the CoSi2 film is formed on the gate electrode 26, the N-type source/drain region 32 and the P-type source/drain region 34.例文帳に追加

１回目のシリサイド化アニーリング、ウエットエッチング及び２回目のシリサイド化アニーリングをＣｏ膜に施して、ＣｏＳｉ_2 膜への転化反応を完結させ、ゲート電極２６、Ｎ型ソース／ドレイン領域３２及びＰ型ソース／ドレイン領域３４上にＣｏＳｉ_2 膜を形成する。 - 特許庁

In the P-type silicon layer 3, every memory cell, N-type source and drain diffusion layers 7, 8 extended to the buried oxide film 2 are so formed that the region sandwiched between the source and drain diffusion layers 7, 8 becomes a body region 9 under a gate insulation layer 5.例文帳に追加

Ｐ型シリコン層３には、メモリセル毎に、埋込酸化膜２まで達するＮ型のソース拡散層７及びドレイン拡散層８が形成され、ゲート絶縁膜５の下でソース拡散層７及びドレイン拡散層８に挟まれた領域がボディ領域９となっている。 - 特許庁

A first interlayer dielectric is formed on a pair of dopant regions functioning as a source region or a drain region of a semiconductor film formed on an insulating substrate, and the first interlayer dielectric and a second interlayer dielectric are formed on the gate electrode.例文帳に追加

絶縁基板上に形成された半導体膜の、ソース領域またはドレイン領域として機能する一対の不純物領域上に、第１の層間絶縁膜を形成し、ゲート電極上に第１の層間絶縁膜及び第２の層間絶縁膜を形成する。 - 特許庁

The boundary of the first and second stress films 4 and 5 and the contact hole formation region 9 are displaced from each other, thereby effectively suppressing etching damage on a silicide region 2 and the gate electrode 1 during the formation of the contact hole and the occurrence of a faulty opening.例文帳に追加

第１，第２の応力膜４，５の境界とコンタクトホール形成領域９をずらしてレイアウトすることにより、コンタクトホール形成時のシリサイド領域２やゲート電極１へのエッチングダメージや開口不良の発生を効果的に抑制することが可能になる。 - 特許庁

To provide a semiconductor device that is improved in TFT characteristics and having uniform characteristics by making the interface between an active layer proper, especially a region constituting a channel forming region, and a gate insulating film, and to provide a manufacturing method for the semiconductor device.例文帳に追加

活性層、特にチャネル形成領域を構成する領域とゲート絶縁膜との界面を良好なものとすることにより、ＴＦＴの特性を向上させるとともに均一な特性を有する半導体装置およびその作製方法を提供するものである。 - 特許庁

A P type impurity concentration distribution having a steep slope in the depth direction is formed by forming a P type substrate region 3 becoming a channel region by ion implantation after a process for forming a gate insulating film 4 on the wall face of a trench T.例文帳に追加

トレンチＴの壁面上にゲート絶縁膜４を形成する工程よりも後に、チャネル領域となるＰ型基板領域３をイオン注入法により形成することによって、深さ方向に急峻な勾配を有するＰ型不純物濃度分布を形成する。 - 特許庁

To provide a forming method of a semiconductor device that decreases the penetration of boron into a channel, and that forms a source/drain region with up to an embedded oxide layer completely doped, and simultaneously applies compressive stress to the channel in doping the source/drain region and a gate electrode.例文帳に追加

ソース／ドレイン領域とゲート電極へのドーピングにおける、チャネル中へのボロン浸透の低減と、埋め込み酸化物層まで完全にドープされたソース／ドレイン領域の形成と、併せてチャネルへの圧縮応力を印加する半導体装置の形成方法の提供。 - 特許庁

The method for manufacturing the thin film transistor substrate comprises the steps of forming a gate electrode 2a of a TFT in the region including a concave part 1a formed on an insulating substrate 1, forming an insulating film layer 5 on it, and arranging a source electrode 3b in the region over the concave part 1a.例文帳に追加

ＴＦＴ基板を、絶縁性基板１に形成した凹部１ａを含む領域にＴＦＴのゲート電極２ａを形成し、その上に絶縁膜層５を形成して、その凹部１ａの直上の領域にソース電極３ｂが配置されるようにする。 - 特許庁

An n-type drift region 6 and an n-type drain region 8 are formed on a side wall of the trench for gate electrode in a RESURF shape, and a short-circuit conductor 12 is formed in the short-circuit trench, and insulated from the drain electrode 9.例文帳に追加

該ゲート電極用トレンチの側壁にはｎ型ドリフト領域６とｎ型ドレイン領域８がＲＥＳＵＲＦ状に形成され、短絡用トレンチには短絡用導電体１２が形成されて該導電体１２は該ドレイン電極９と絶縁されている。 - 特許庁

In the reverse-blocking insulated gate bipolar transistor of which the substrate thickness is ≤150 μm, a trench groove 23 for isolation region formation formed on a first principal surface side is used to form an isolation diffusion region 32.例文帳に追加

基板の厚さが１５０μｍ以下の逆阻止型絶縁ゲート形バイポーラトランジスタにおいて、第一主面側に形成した分離領域形成用トレンチ溝２３を利用して分離拡散領域３２が形成されている逆阻止型絶縁ゲート形バイポーラトランジスタとする。 - 特許庁

A memory n-type MIS transistor QM1 formed in a memory region RM on a silicon substrate 1 has a memory source-drain region SD1 including a memory extension regions LD1 formed below both side walls of a memory gate electrode GE1.例文帳に追加

シリコン基板１上のメモリ領域ＲＭに形成されたメモリ用ｎ型ＭＩＳトランジスタＱＭ１は、メモリ用ゲート電極ＧＥ１の両側壁側下に形成されたメモリ用エクステンション領域ＬＤ１を含むメモリ用ソース・ドレイン領域ＳＤ１を有している。 - 特許庁

A semiconductor device comprises a silicon oxide film 2 formed on a single crystalline silicon substrate 1 in a predetermined region, and the gate insulating film 3 as the thermal oxidation film formed by thermally oxidizing the surface of the silicon substrate 1 in a region adjacent to the silicon oxidation film.例文帳に追加

半導体装置は、単結晶シリコン基板１上の所定の領域に形成されたシリコン酸化膜２、それと隣接する領域に単結晶シリコン基板１の表面を熱酸化して形成した熱酸化膜であるゲート絶縁膜３を備える。 - 特許庁