「gate region」に関連した英語例文の一覧と使い方(74ページ目) - Weblio英語例文検索

Thus, a strong compressive stress remains in the gate electrode 14, strong tensile stress is applied to the channel region under it, and the carrier mobility of the nMOS transistor is improved.例文帳に追加

それにより、ゲート電極１４内に強い圧縮応力が残留すると共に、その下のチャネル領域には強い引っ張り応力が印加され、当該ｎＭＯＳトランジスタのキャリア移動度は向上する。 - 特許庁

First, on a semiconductor substrate 11, a bottom oxide film layer (bottom insulation layer) 12 is formed on a region where a gate electrode is should be formed thereon (figure 1(a): bottom insulation layer forming step).例文帳に追加

まず、半導体基板１１上において、その上のゲート電極が形成されるべき領域上に底部酸化膜層（底部絶縁層）１２を形成する（図１（ａ）：底部絶縁層形成工程）。 - 特許庁

To each of the body electrode and the back gate electrode is applied potential for controlling carriers having opposite conductivity to a channel formed on the upper layer of the channel forming region of the field-effect transistor.例文帳に追加

前記ボディ電極、前記バックゲート電極の夫々には、前記電界効果トランジスタのチャネル形成領域の上層部に形成されるチャネルと反対導電型のキャリアを制御する電位が印加される。 - 特許庁

Band gap of a semiconductor material forming the floating gate and the band gap in the channel forming region of the semiconductor substrate have a difference of 0.1 eV or more and the former is preferably smaller.例文帳に追加

例えば、浮遊ゲートを形成する半導体材料のバンドギャップと、半導体基板のチャネル形成領域におけるバンドギャップは、０．１ｅＶ以上の差があって、前者の方が小さいことが好ましい。 - 特許庁

A source electrode 36 is formed on the surface of a first interlayer insulating layer 61 covering the semiconductor layer 31 and the gate electrode 34 and conducts to a source region 31s via the contact hole CH1s.例文帳に追加

ソース電極３６は、半導体層３１およびゲート電極３４を覆う第１層間絶縁層６１の面上に形成されるとともにコンタクトホールＣＨ1sを介してソース領域３１ｓに導通する。 - 特許庁

In the semiconductor device using the SOI substrate, a P well diffusion layer or an N well diffusion layer is formed only in a body region being a lower part of a gate electrode in a semiconductor thin film layer.例文帳に追加

ＳＯＩ基板を用いた半導体装置において、半導体薄膜層のゲート電極下部に当たるボディ領域のみにＰウェル拡散層またはＮウェル拡散層を形成することを特徴とする。 - 特許庁

A gate insulating film 120 is formed on a semiconductor substrate 110 having a first refraction index, and then a plurality of transfer electrodes 130 are formed in a part over each electric charge transfer region 110b.例文帳に追加

第一の屈折率の半導体基板１１０上にゲート絶縁膜１２０を形成した後、各電荷転送領域１１０ｂの上方に当たる部分に複数の転送電極１３０を形成する。 - 特許庁

Then, a gate insulating film is formed on the polysilicon, by supplying ozone gas to the polysilicon of the substrate by emitting the rays of light of the ultraviolet region from a light source 14, in an oxidation treatment furnace 10.例文帳に追加

次いで、酸化処理炉１０内で光源１４からの紫外領域の光を照射のもと前記基板のポリシリコンにオゾンガスを供して前記ポリシリコン上にゲート絶縁膜を形成する。 - 特許庁

To provide an auxiliary gate such as a roofless or pergola-shaped carport capable of permitting to construct a main building adjacent to the carport requiring no snow shovel for cars by effectively utilizing its building site even in a snowy region.例文帳に追加

敷地を有効に利用して建物を建てることができると共に、雪の多い地域にあっても車等の雪掻きが不要となるような屋根無し乃至パーゴラ状カーポート等の付属ゲートを提供する。 - 特許庁

First, a cobalt silicide layer (CoXSi layers 27a, 27b and 27c) is formed on a semiconductor base 11 by a salicide method, where active region 15a and 15b or an gate electrode 17 is formed.例文帳に追加

先ず、サリサイド法により活性領域１５ａおよび１５ｂやゲート電極１７が形成された半導体下地１１にコバルトシリサイド層（Ｃｏ_XＳｉ層２７ａ、２７ｂおよび２７ｃ）を形成する。 - 特許庁

An insulating film 101 for isolating an element, and a p-type semiconductor region 102 are sequentially formed on a semiconductor substrate 100, and a silicon nitride oxide film 103 that becomes a gate insulating film is formed.例文帳に追加

半導体基板１００上に素子分離用絶縁膜１０１及びｐ型半導体領域１０２を順次形成した後、ゲート絶縁膜となるシリコン窒化酸化膜１０３を形成する。 - 特許庁

To provide a gate formation method of a flash memory device for preventing attacks from being generated in the active region of a semiconductor substrate by etching while adjusting a recipe when etching a dielectric film.例文帳に追加

誘電体膜エッチングに際して、レシピを調節してエッチングすることにより、半導体基板の活性領域に生じるアタックを防止するフラッシュメモリ素子のゲート形成方法を提供する。 - 特許庁

A connecting and conducting layer 31 bridges one of the source and drain diffusion layers 26 which are formed on the surface of the semiconductor substrate 1 and sandwich a channel region below the second gate electrode 22, and the conducting film 13.例文帳に追加

接続導電層３１は、半導体基板の表面に形成され且つ第２ゲート電極下方のチャネル領域を挟むソース／ドレイン拡散層２６の一方と導電膜との上に亘る。 - 特許庁

To manufacture a field-effect transistor, having a desired value of gate breakdown voltage and of mutual conductance and a threshold voltage that is highly uniform throughout a wafer region, with reduced number of processes and superior controllability.例文帳に追加

少ない工程で、しきい値電圧の面内均一性が高くかつ所望のゲート耐圧および相互コンダクタンスを有する電界効果型トランジスタを制御性良く製造することを目的とする。 - 特許庁

On the support substrate 10e, a recess 10e is formed at a position opposite to a channel region 1x of the field effect transistor 10y, and an embedded gate electrode 4x is formed at the recess 10e.例文帳に追加

支持基板１０ｅにおいて、電界効果型トランジスタ１０ｙのチャネル領域１ｘに対向する位置には凹部１０ｅが形成され、この凹部１０ｅには埋め込みゲート電極４ｘが形成されている。 - 特許庁

If deviation is generated in the contact hole 62a, the dummy floating gate electrode 42 is exposed at the side surface of the contact hole 62a to function as an etching stopper in order to expose the wide region 15a at the bottom.例文帳に追加

コンタクトホール６２ａに目外れが生じた場合は、コンタクトホール６２ａの側面でダミー浮遊ゲート電極４２を露出させてエッチングストッパとして機能させ、底部で幅広領域１５ａを露出させる。 - 特許庁

To provide a method for manufacturing a flash memory device capable of not only improving a word line resistance but also improving the quality of a dielectric film and a gate oxide film of a peripheral circuit region.例文帳に追加

ワードライン抵抗を改善させるだけでなく、誘電体膜及び周辺回路領域のゲート酸化膜の膜質を改善させることが可能なフラッシュメモリ素子の製造方法を提供すること。 - 特許庁

There is a second active region 104a positioned on the first gate structure 132 at a part that is between and adjacent to the first and second source/drain 150, 152.例文帳に追加

第１及び第２ソース／ドレイン１５０、１５２間及び第１及び第２ソース／ドレイン１５０、１５２に隣接する部位には第１ゲート構造物１３２上に位置する第２アクティブ領域１０４ａが具備される。 - 特許庁

To provide an electrically erasable programmable logic device which is provided with a floating gate and a floating doped region for storing data for solving the problem of the excessive area of a conventional single polysilicon memory cell.例文帳に追加

従来の単一ポリメモリーセルの面積過大の問題を解決するため、データを保存するフローティングゲートとフローティングドープ領域を設ける電気的消去可能プログラマブルロジックデバイスを提供する。 - 特許庁

To provide a method of fabricating a flash memory device which facilitates the etching process of a device isolation film to be executed after gate patterning by lowering the height of the device isolation film formed in a peripheral region.例文帳に追加

周辺領域に形成される素子分離膜の高さを下げるように形成して、ゲートパターニング後に実施する素子分離膜のエッチング工程を容易にするフラッシュメモリ素子の製造方法を提供する。 - 特許庁

To enable prevention of deterioration of reliability of a gate insulating film by inhibiting formation of a faucet at a near part of an element isolation insulating film in a semiconductor layer to become an active region of a MOS transistor.例文帳に追加

ＭＯＳ型トランジスタの活性領域となる半導体層における素子分離絶縁膜の近傍部分にファセットが形成されないようにして、ゲート絶縁膜の信頼性劣化を防止できるようする。 - 特許庁

This configuration can extend the effective area 1d for resin sealing immediately near the gate region, and thus the effective area of the mold substrate 1 extends and the number of product acquisition can be increased.例文帳に追加

この構成によって、ゲート領域の直近までを樹脂封止の有効領域１ｄとすることができるので、モールド基板１の有効エリアが拡大し、製品取得数を増加させることができる。 - 特許庁

A tungsten plug 14 comes into contact with the region 11 via a barrier film 13, and it comes into contact with a part on the surface and the side face of a gate electrode 9 via the barrier film 13.例文帳に追加

タングステンプラグ１４は、バリア膜１３を介して不純物拡散領域１１に接触しており、また、バリア膜１３を介してゲート電極９の上面の一部及び側面に接触している。 - 特許庁

A deep trench 202 is cut in a board 201, a dielectric material is left on a base 203 and a sidewalls 204 of the trench 202, and the upper part of the trench 202 is filled with a conductive material 205 for the formation of a gate region 206.例文帳に追加

基板２０１内の深いトレンチ２０２は、底部２０３及び側面２０４に誘電性材料を残し、上方部分を、導電材料２０５で満たしゲート領域２０６を形成する。 - 特許庁

The gate electrode layer 640 has at least one through-hole 642, and a third N type impurity layer 624 is provided in the P type well region 614 being opposite to the through-hole 642.例文帳に追加

ゲート電極層６４０は、少なくとも一つの貫通孔６４２を有し、貫通孔６４２に対向するＰ型ウエル領域６１４に、第３のＮ型不純物層６２４が設けられている。 - 特許庁

In an IGBT (Insulated Gate Bipolar Transistor), an insulating region 62 is formed as extended in the drift layer 28 up to a buffer layer 26 and arranged while being dispersed along an interface between the buffer layer 26 and the drift layer 28.例文帳に追加

ＩＧＢＴにおいて、ドリフト層２８内を伸びてバッファ層２６に達するとともに、バッファ層２６とドリフト層２８の界面に沿って分散配置されている絶縁領域６２が形成されている。 - 特許庁

To provide a non-volatile semiconductor memory device and a method of manufacturing the same, where an electric field is restrained from concentrating locally on the isolating region of a floating gate so as to keep an intermediate insulating film high in withstand voltage.例文帳に追加

フローティングゲートの分離領域における電界集中を緩和し、中間絶縁膜の耐圧を確保できる不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁

In the nano-tube structure, in order to control the charge carriers to pass through the paths, there is a conductive band which is locally modified within the gate region doping or the like.例文帳に追加

前記ナノチューブ構造体には、前記パス内における電荷キャリアの通過を制御するために、例えばドーピングなどの手段によって前記ゲート領域内で局部的に修正された伝導帯がある。 - 特許庁

To provide a semiconductor device having a structure, which can a void the problem of exposure of a semiconductor substrate due to etching of edges of a device isolation region at the time of formation of gate sidewalls.例文帳に追加

ゲートサイドウオールの形成時、素子分離領域のエッジ部分がエッチングされ、半導体基板が剥き出しになるといった問題の発生を回避することができる構造を有する半導体装置を提供する。 - 特許庁

Series resistance is reduced by forming a single layer spacer 13 on the side wall of the gate electrode 6L of a low voltage operation MISFET QL thereby decreasing the width of an LDD region 7L relatively.例文帳に追加

低電圧動作ＭＩＳＦＥＴＱ_Lのゲート電極６Ｌの側壁に１層スペーサ１３を形成することによって、ＬＤＤ領域７Ｌの幅を相対的に小さくして直列抵抗を低減する。 - 特許庁

A semiconductor device, more particularly, a part of a gate electrode layer of a vertical type transistor is overlapped with a part of a semiconductor layer which functions as a source electrode layer, a drain electrode layer, and a channel region.例文帳に追加

半導体装置、具体的には縦型トランジスタのゲート電極層の一部を、ソース電極層、ドレイン電極層およびチャネル領域となる半導体層の一部と重畳する構造にすることである。 - 特許庁

A semiconductor substrate non-removed part 11A is formed by etching under the gate insulation film 12, and in addition a semiconductor substrate removed region 11B is formed around the non-removed part 11A.例文帳に追加

ゲート絶縁膜１２の下に、エッチングにより、半導体基板非削除部１１Ａが形成されると共に、この非削除部１１Ａの周囲に半導体基板削除領域１１Ｂが形成される。 - 特許庁

To prevent a semiconductor apparatus having an FWD built-in type IGBT from being broken owing to a recovery current concentrating on nearby a triplet point where an IGBT, an FWD, and a gate runner region cross one another.例文帳に追加

ＦＷＤ内蔵型ＩＧＢＴを備えた半導体装置において、ＩＧＢＴとＦＷＤとゲートランナ領域とが交差する３重点付近に集中するリカバリ電流による破壊を防止する。 - 特許庁

To obtain a process for fabricating a solid state imaging device in which the charge collecting region of a photodiode can be formed precisely such that projection below a transfer gate falls within a predetermined range.例文帳に追加

転送ゲート下部へのフォトダイオードの電荷収集領域の突き出し量が一定範囲内に収まるように、精度よく形成することができる、固体撮像装置の製造方法を実現する。 - 特許庁

An interconnect line 11a being connected with the gate electrode 7 and an interconnect line 11b being connected with the active region 13 and becoming a dummy interconnect line are formed simultaneously on the underlying interlayer insulating film 10.例文帳に追加

次に、下地層間絶縁膜１０に、ゲート電極７に接続される配線１１ａと、ダミー配線となり、且つ、活性領域１３に接続される配線１１ｂとを同時に形成する。 - 特許庁

The thin film transistor having the excellent reliability can be obtained by increasing a heat sink and suppressing the temperature rise by separating a polycrystal silicon film for forming a channel by a region to be superposed with a gate electrode.例文帳に追加

チャネル部を形成する多結晶シリコン膜をゲート電極と重なり合う領域で分離することにより、放熱を大きくして温度上昇を抑制し、信頼性に優れた薄膜トランジスタが得られる。 - 特許庁

To improve hot carrier resistance, and to improve frequency characteristics by reducing gate/drain capacitance in a high frequency region in an MOS transistor having an LDD(lightly-doped drain) structure.例文帳に追加

ＬＤＤ（ライトリィ・ドープト・ドレイン）構造を有するＭＯＳ型トランジスタにおいて、ホットキャリア耐性を向上させると共に、高周波領域でのゲート−ドレイン間容量の低減により周波数特性を改善する。 - 特許庁

To provide a method for manufacturing a semiconductor device capable of conducting a sidewall oxidation of a polysilicon layer of a gate without using a selective oxidation and forming a shallow junction of an extension region.例文帳に追加

選択酸化を用いずにゲート部のポリシリコン層の側壁酸化を行うことができ、かつエクステンション領域の浅い接合形成を可能とする半導体装置の製造方法を提供する。 - 特許庁

The target ion responding part 20 is constituted of an inclusion compound 21 and an inorganic silane compound 22 for chemically bonding the inclusion compound 21 to the gate region 17 of the field-effect transistor 10.例文帳に追加

標的イオン感応部２０を包接化合物２１と、包接化合物２１を電界効果型トランジスタ１０のゲート領域１７に化学的に結合させる無機シラン化合物２２とで構成した。 - 特許庁

Then silicide films 107 are formed only on the source-drain region 106 and gate electrode 104 by the selective growth MOCVD method using an organic metallic material and an Si material, such as the disilane etc (Fig. b).例文帳に追加

有機金属原料とジシラン等のＳｉ原料を用いた選択成長ＭＯＣＶＤ法により、ソース・ドレイン領域１０６上とゲート電極１０４上のみにシリサイド膜１０７を形成する〔（ｂ）〕。 - 特許庁

To provide a nitride compound semiconductor transistor capable of enhancing carrier mobility in a channel region of a nitride compound semiconductor layer, and having a gate insulating film of a large breakdown electric field strength.例文帳に追加

窒化物化合物半導体層のチャネル領域のキャリア移動度を高くし、且つ大きな絶縁破壊電界強度のゲート絶縁膜を有する窒化物化合物半導体トランジスタを提供すること。 - 特許庁

In the field-effect transistor, a base layer 3 and a source layer 9 are formed in a cell constituted in a region surrounded by a trench type gate 7 formed to a semiconductor substrate.例文帳に追加

本発明にかかる電界効果トランジスタは、半導体基板に設けられたトレンチ型のゲート７で囲まれた領域に構成されたセル内にベース層３及びソース層９が形成されている。 - 特許庁

After a gate insulating film 4 and a polysilicon film 5 are formed on the semiconductor substrate 1 one by one, n-type impurities 31 are introduced to the polysilicon film 5 in the wide NMOS region 102n.例文帳に追加

そして、半導体基板１上にゲート絶縁膜４及びポリシリコン膜５を順次形成した後、広幅ＮＭＯＳ領域１０２ｎ内において、ポリシリコン膜５にｎ型不純物３１を導入する。 - 特許庁

To provide a semiconductor device of relatively small size which will not malfunction due to leakage from a transistor region and has high reliability as a semiconductor device equipped with fine gate patterns with small size variance.例文帳に追加

寸法ばらつきの少ない微細なゲートパターンを備えた半導体装置であって、トランジスタ領域からのリークによる誤動作のない信頼性の高い、比較的小サイズの半導体装置を提供する。 - 特許庁

To realize a semiconductor device in which an extension region may not extend in the lower part of a gate electrode and a junction leakage current may not be generated when a shared contact is formed.例文帳に追加

エクステンション領域がゲート電極の下側に広がることがなく且つシェアードコンタクトを形成する際に接合リーク電流が発生するおそれがない半導体装置を実現できるようにする。 - 特許庁