「gate region」に関連した英語例文の一覧と使い方(77ページ目) - Weblio英語例文検索

In the flash memory device and the method of manufacturing it, a tunnel oxide film, a floating gate, and a dielectric film which comprises a thin film made of a material with high dielectric constant are formed on a cell region of a semiconductor substrate.例文帳に追加

フラッシュメモリ装置及びその製造方法において、半導体基板のセル領域上にはトンネル酸化膜とフローティングゲート及び高誘電率を有する物質からなる薄膜を含む誘電膜が形成されている。 - 特許庁

The method for manufacturing the semiconductor device having the MOS structure where the gate insulating film with thickness of 100 nm or thicker is formed by LPCVD process on the surface of a region containing boron as a dopant element.例文帳に追加

不純物元素としてボロンを含有する領域の表面に、１００ｎｍ以上の厚さのゲート絶縁膜がＬＰＣＶＤ法により形成されるＭＯＳ構造を有する半導体装置の製造方法とする。 - 特許庁

Furthermore, electric field at the end part of drain is relaxed by forming a two layer spacer 12 on the side wall of the gate electrode 6H of a high voltage operation MISFET QH thereby increasing the width of an LDD region 7H relatively.例文帳に追加

また、高電圧動作ＭＩＳＦＥＴＱ_Hのゲート電極６Ｈの側壁に２層スペーサ１２を形成することによって、ＬＤＤ領域７Ｈの幅を相対的に大きくしてドレイン端部での電界を緩和する。 - 特許庁

To simultaneously realize a higher breakdown voltage between the gate and the drain, a higher current density in the channel region, and a lower contact resistance of the source/drain electrode, as to a hetero-junction transistor using a nitride based compound semiconductor layer.例文帳に追加

窒化物系化合物半導体層を用いたヘテロ接合トランジスタについて、ゲート・ドレイン間の高耐圧化、チャネル領域での高電流密度化、及びソース／ドレイン電極の低コンタクト抵抗化を同時に実現すること。 - 特許庁

In the planar view, a drain electrode 171 is formed with a predetermined distance away from a gate electrode 121, whereby an ohmic contact layer 161 to be used as an LDD region 165 is formed in a horizontal direction.例文帳に追加

平面視において、ドレイン電極１７１をゲート電極１２１から所定の距離だけ離して形成することによって、ＬＤＤ領域１６５となるオーミックコンタクト層１６１を水平方向に形成する。 - 特許庁

In this device, since an opening 17 is formed in the overcoat film 14 in the center region of an auxiliary capacitance electrode 4 except for the peripheral part, the pixel electrode 15 is formed on a gate insulating film 6.例文帳に追加

この場合、補助容量電極４の周辺部を除く中央部においては、オーバーコート膜１４に開口部１７が設けられていることにより、画素電極１５はゲート絶縁膜６上に設けられている。 - 特許庁

An FAMOS memory location is provided with a single floating gate (GR) overlapping the active plane of a semiconductor substrate along contour (PF1, PF2) of at least two asymmetric overlaps in order to determine at least two electrodes in an active region.例文帳に追加

FAMOSメモリロケーションは、アクティブ領域にある少なくとも２つの電極を定めるよう、少なくとも２つの非対称な重なりの輪郭（PF1,PF2）に沿って半導体基板のアクティブ面に重なる、シングルフローティングゲート（GR）を備える。 - 特許庁

Consequently, regions for arranging the data driver 14 and the gate driver 15 which are provided in an outer fringe part of an image display region on the array substrate 11 become unnecessary, and this display device can be miniaturized.例文帳に追加

このことによって、アレイ基板１１における画像表示領域の外縁部分に設けられるデータドライバ１４及びゲートドライバ１５の配置領域が不要となり、表示装置を小型化することが可能となる。 - 特許庁

A dislocation loop defective layer 19 is provided in a position shallower than the implantation range of the impurity ions of a p-type extension high concentration diffused layer 16, in the region at the side of the gate electrode 13 in an n-type well 11a.例文帳に追加

Ｎ型ウエル１１ａにおけるゲート電極１３の側方の領域で、Ｐ型エクステンション高濃度拡散層１６の不純物イオンの注入飛程よりも浅い位置に転位ループ欠陥層１９を設けている。 - 特許庁

The first pixel portion is formed in a portion, sectioned by a data wiring line, of a region defined by adjacent 1st and 2nd gate wiring lines and adjacent 1st and 2nd source voltage wiring lines.例文帳に追加

第１画素部は、隣接する第１及び第２ゲート配線と隣接する第１及び第２電源電圧配線によって定義される領域のうち、データ配線によって区画される一部領域に形成される。 - 特許庁

A first color filter layer 13 having a spectral characteristic corresponding to a second color filter layer 34 provided in the reflection system region 42 of each pixel 4 is provided between a pixel electrode 21 and a gate insulating film 7 of the array substrate 2.例文帳に追加

アレイ基板２の画素電極21とゲート絶縁膜７との間に、各画素４の反射方式領域42に設けた第２のカラーフィルタ層34に対応した分光特性を有する第１のカラーフィルタ層13を設ける。 - 特許庁

A channel for the nonvolatile semiconductor storage element is formed tabularly, a charge storage layer is formed on one surface of a channel region through an insulating film and a control gate electrode is formed on the charge storage layer through the insulating film.例文帳に追加

不揮発性半導体記憶素子のチャネルを板状に形成し、チャネル領域の一方の面上には絶縁膜を介して電荷蓄積層を形成し、その上に絶縁膜を介して制御ゲート電極を形成する。 - 特許庁

To provide a manufacturing method for a semiconductor device capable of forming the impurity introduction region of a photodiode having a part formed at the lower part of a gate electrode without oblique rotation implantation or excessive thermal diffusion.例文帳に追加

ゲート電極の下方に形成された部分を有するフォトダイオードの不純物導入領域を、斜め回転注入や過剰な熱拡散によることなく形成し得る半導体装置の製造方法を得る。 - 特許庁

The semiconductor device in this invention is characterized in that a variable potential insulating electrode 5 and a gate region 9 are held at the same potential through an Al layer 16, and they are used as a voltage drive type semiconductor element.例文帳に追加

本発明の半導体装置では、可変電位絶縁電極５とゲート領域９とをＡｌ層１６を介して同電位に保ち、主に、電圧駆動型の半導体素子として用いることに特徴を有する。 - 特許庁

To surely perform potential control over a channel region of each charge readout transistor of a CMOS solid-state imaging device while making a pixel size very small by employing vertical constitution for a gate electrode of the charge readout transistor.例文帳に追加

ＣＭＯＳ固体撮像装置における電荷読み出しトランジスタのゲート電極を縦型構成として画素サイズの微細化を可能にしつつ、各トランジスタにおけるチャネル領域の電位コントロールを確実ならしめる。 - 特許庁

On the other hand, a high-concentration source/drain area 14a and an extension area 14b are formed in areas located by the sides of a polysilicon gate electrode 18 in a P well 11 in the transistor region Tr.例文帳に追加

一方、トランジスタ領域ＴｒにおけるＰウェル１１のうちポリシリコンゲート電極１８の両側方に位置する領域には、高濃度ソース・ドレイン領域１４ａとエクステンション領域１４ｂとが形成されている。 - 特許庁

To provide a semiconductor device enhancing the yield and capable of obtaining a desired threshold voltage by uniforming the etching depth of an opening of a gate forming region in a semiconductor wafer face, and a production method thereof.例文帳に追加

半導体ウエハ面内におけるゲート形成領域の開口部のエッチング深さを均一化して所望の閾値電圧を得ることができ、併せて歩留を向上した半導体装置及びその製造方法を提供する。 - 特許庁

The semiconductor device in this invention is characterized in that a variable potential insulating electrode 5 and a gate region 9 are held at the same potential through an Al layer 15, and they are used as a voltage drive type semiconductor element.例文帳に追加

本発明の半導体装置では、可変電位絶縁電極５とゲート領域９とをＡｌ層１５を介して同電位に保ち、主に、電圧駆動型の半導体素子として用いることに特徴を有する。 - 特許庁

The electro-optical device includes a TFT 30 including a scanning line 11a, a semiconductor film 1a arranged in a mutually different layer via an insulation film 12, and a gate electrode 3a overlapped on a channel region 1a'.例文帳に追加

電気光学装置は、走査線１１ａと絶縁膜１２を介して互いに異なる層に配置される半導体膜１ａと、チャネル領域１ａ'に重なるゲート電極３ａとを含むＴＦＴ３０を備える。 - 特許庁

Then the difference between the autocorrelation value of the surface image of the polysilicon film on an SAD region and that of the surface image of the polysilicon film on a gate electrode is found and the manufacturing margin of the polysilicon film is calculated based on the difference.例文帳に追加

そして、Ｓ／Ｄ領域上のポリシリコン膜の表面画像の自己相関値と、ゲート電極上のポリシリコン膜の表面画像の自己相関値との差分を求め、この差分値に基づき製造マージンを算出する。 - 特許庁

A long side of the outer shape of the linear contact 11 when viewed from the top is located in a region above the gate electrode 2 and the dummy electrode 18 beyond the side wall insulation film 3.例文帳に追加

ただし、上から見たときの直線状コンタクト部１１の外形のうち長辺は、サイドウォール絶縁膜３を越えてゲート電極２およびダミー電極１８の上側の領域にそれぞれ入り込んだ位置にある。 - 特許庁

The gate electrode can apply a voltage set for each mass number region, and further, by changing over the voltage in a high speed, the resolution can be improved since ions intended to be measured can be separated by mass number.例文帳に追加

このゲート電極は、質量数領域ごとに設定された電圧を印加可能で、さらに高速で切り替えることにより、測定したいイオンを質量数で分離できるため分解能を向上させることができる。 - 特許庁

To provide a semiconductor device, its manufacturing method and an image display device which improves the reliability and forms a lightly doped region below a gate electrode at a good controllability by a simple process.例文帳に追加

信頼性を向上できると共に、簡単な工程でゲート電極下に低濃度不純物領域を制御性よく形成できる半導体装置およびその製造方法および画像表示装置を提供する。 - 特許庁

Concerning the first resistor 1, an impedance seeing the input side of a high frequency signal from the gate terminal 7 of the FET 6 is hardly changed over the whole frequency region even by the bias control related to the second resistor 2.例文帳に追加

第１の抵抗器１は、第２の抵抗器２にるバイアス調整によっても、ＦＥＴ６のゲート端子７から高周波信号の入力側を見たインピーダンスを全周波数領域で変化し難くする。 - 特許庁

The magnetoresistive device 21_1 includes: a ferromagnetic layer configured to exhibit magnetic anisotropy and to allow magnetization thereof to be switched at least between first and second directions; and a gate 23 capacitively coupled to the ferromagnetic region.例文帳に追加

磁気抵抗素子は、磁気異方性を示し、その磁化が少なくとも第一及び第二の方向の間で反転できるように構成された強磁性層と、強磁性領域に容量性結合されたゲートとを含んでいる。 - 特許庁

This is obtained in a manner where a conductive film of the same component with a gate electrode is formed on a grooved element isolation region, and a primary diffracted light which does not interfere with reflected light from the conductive film 4 is extracted.例文帳に追加

これは、溝型素子分離領域上に、ゲート電極と同一構成の導電膜を形成することで得られ、導電膜４からの反射光に対して干渉のない１次回折光を取り出すようにする。 - 特許庁

Moreover, an LDD region 33 of the current control TFT 202 is formed so as to overlap a portion of a gate electrode 35 to make a structure which imposes importance on prevention of hot carrier injection and reduction of OFF current value.例文帳に追加

さらに、電流制御用ＴＦＴ２０２のＬＤＤ領域３３は、ゲート電極３５と一部が重なるように形成され、ホットキャリア注入の防止とオフ電流値の低減に重点をおいた構造となっている。 - 特許庁

To provide an insulating gate type semiconductor element capable of establishing compatibility between both the operation uniformity and high reliability of an element region when employing a stacked structure, and to provide a semiconductor device provided with the same.例文帳に追加

積層構造とした場合に、素子領域の動作均一性と高い信頼性との双方を両立可能な絶縁ゲート型半導体素子およびこれを備えた半導体集積回路装置を提供する。 - 特許庁

Moreover, an LDD region 33 of the current controlling TFT 202 is formed to overlap a portion of a gate electrode 35, and formed into a structure focusing on prevention of hot carrier injection and reduction of an off-current value.例文帳に追加

さらに、電流制御用ＴＦＴ２０２のＬＤＤ領域３３は、ゲート電極３５と一部が重なるように形成され、ホットキャリア注入の防止とオフ電流値の低減に重点をおいた構造となっている。 - 特許庁

The semiconductor substrate, a tunnel oxide film, a polysilicon film pattern which is made of the same material as the floating gate, and a conductive film pattern which is the same as the conductive film are formed on a peripheral circuit region of the semiconductor substrate.例文帳に追加

半導体基板の周辺回路領域上にはトンネル酸化膜と、フローティングゲートと同一の物質からなるポリシリコン膜パターン、及び前記導電膜と同一の導電膜パターンが形成されている。 - 特許庁

This can conform an area of a region in which a charge storage layer 17 and a controlling gate CG face even the height of the rising part 27 is different between the memory cells of a position (A) and a position (B) of the substrate 9.例文帳に追加

このため、半導体基板９の位置（Ａ）のメモリセルと位置（Ｂ）のメモリセルとで、立上り部２７の高さが異なっていても、電荷蓄積層１７と制御ゲートＣＧとが対向する領域の面積を同じにできる。 - 特許庁

To provide a high breakdown voltage MOS transistor having a low concentration diffusion layer which overlaps a region near the end of a gate electrode in a self-alignment process manner and works as a field alleviating layer, and to provide a method of manufacturing it.例文帳に追加

ゲート電極の端部近傍領域に自己整合的にオーバーラップし、電界緩和層として働く、低濃度拡散層を有する高耐圧ＭＯＳトランジスタ及びその製造方法を提供することを目的とする。 - 特許庁

By utilizing relation between the aspect angle of the target and Doppler frequency for setting a predictive track gate away from main beam clutter, means for waiting for the target signal to reappear out of the main beam clutter region is provided.例文帳に追加

目標のアスペクト角とドップラ周波数の関係を利用し、メインビームクラッタを避けて予測追尾ゲートを設定して、目標信号がメインビームクラッタ領域から再び現れてくるのを待ち受ける手段を設ける。 - 特許庁

A base current is externally supplied to the semiconductor device in the on mode, the supply of the base current is stopped in an off mode to apply a voltage to a gate terminal G to turn on the unipolar transistor and to discharge excessive carriers in the base region 3 of the bipolar transistor.例文帳に追加

オン時は外部からベース電流を流し、オフ時はベース電流を停止し、ゲート端子Ｇに電圧を印加してユニポーラトランジスタをオンさせて、バイポーラトランジスタのベース領域３の過剰キャリアを排出する。 - 特許庁

Next, after the oxide-resistance film 4 and the sacrificial oxide film 3 in the first element active region are removed by using the resist 7, the resist 7 is removed and a gate oxide film 8 of a thickness of about 100 nm is formed.例文帳に追加

次に、レジスト７を用いて第１の素子活性領域内の耐酸化膜４及び犠牲酸化膜３を除去した後、レジスト７を除去し、１００ｎｍ程度の厚さのゲート酸化膜８を形成する。 - 特許庁

The first and the second impurity regions have horizontal lengths longer than vertical lengths, and are formed narrower along both edges of the active region so as not to be overlapped with the gate pattern.例文帳に追加

該第１不純物ドーピング領域及び第２不純物ドーピング領域は、水平長が垂直長より短く、ゲートパターンとオーバーラップされないように、アクティブ領域の両側エッジに沿って狭く形成されている。 - 特許庁

In the semiconductor device, a P-type embedded layer 9 creeps up, a P-type diffusion layer 12 creeps down, and both the diffusion layers 9, 12 are connected, thus composing the back gate region of the MOS transistor 3.例文帳に追加

本発明の半導体装置では、Ｐ型の埋込層９が這い上がり、Ｐ型の拡散層１２が這い下がり、両拡散層９、１２が連結することで、ＭＯＳトランジスタ３のバックゲート領域が構成される。 - 特許庁

This semiconductor device 100 is formed with an outer peripheral trench 4a surrounding in a loop patten so as to surround a cell region 10 when viewed from a direction intersecting a semiconductor substrate 2, and a gate pad 8 for connecting a bonding wire.例文帳に追加

半導体装置１００には、半導体基板２に交差する方向からみて、セル領域１０を囲むループ状に囲んでいる外周トレンチ４ａと、ボンディングワイヤを接続するためのゲートパッド８が形成されている。 - 特許庁

The channel region 4a of a first MIS transistor having the retrograde channel structure is formed after forming the thick second gate insulating films 3c and 3d of a second MIS transistor having a normal surface channel structure.例文帳に追加

レトログレードチャネル構造を有する第１のＭＩＳトランジスタのチャネル領域４ａを、通常の表面チャネル構造を有する第２のＭＩＳトランジスタの厚い第２のゲート絶縁膜３ｃ、３ｄの形成後に形成する。 - 特許庁

The channel region 110 comprises a first semiconductor layer 103b doped with impurities of a second conductivity which is different from the first conductivity and a second semiconductor layer 104b located between the first semiconductor layer 103b and the gate insulating film 106.例文帳に追加

チャネル領域110は、第１導電型とは異なる第２導電型の不純物がドープされた第１半導体層103b、および、第１半導体層103bおよびゲート絶縁膜106との間に位置する第２半導体層104bを含む。 - 特許庁

In the second region 4, a fist laminate structure 37 having a first conductive layer 36 and a first insulating layer 38 laminated in this order is provided between the semiconductor substrate 20 and gate electrode pad 14.例文帳に追加

第２領域４では、半導体基板２０とゲート電極パッド１４の間に、第１導電層３６と第１絶縁層３８がその順で積層されている第１積層構造３７が設けられている。 - 特許庁

To improve the function of each of transistors in the cell array of a nonvolatile memory and in a high voltage circuit and the low voltage circuit of a peripheral circuit section, by reducing the number of manufacturing processes of a gate insulation film of the transistor in each region.例文帳に追加

不揮発性メモリのセルアレイと周辺回路部の高電圧系回路と低電圧系回路の各領域のトランジスタのゲート絶縁膜の製造工程数を削減し、各領域のトランジスタの機能を向上させる。 - 特許庁

To provide a method of manufacturing a semiconductor device in which a gate insulation film is restrained from becoming partially thinner near ends of element separation films, and variations in an area of an active region is suppressed.例文帳に追加

ゲート絶縁膜が素子分離膜端部の近傍で部分的に薄くなることを抑制でき、かつトランジスタのアクティブ領域の面積がばらつくことを抑制できる半導体装置の製造方法を提供する。 - 特許庁

In the semiconductor device in which the solid-state image pickup device is formed in a region surrounded with a field oxide film 11, the field oxide film 11 is formed on a gate oxide film 12.例文帳に追加

半導体基板表面に、フィールド酸化膜１１で囲まれた領域に固体撮像素子を形成してなる半導体装置において、フィールド酸化膜１１を、ゲート酸化膜１２上に形成したことを特徴とする。 - 特許庁

This gate insulating film 9 is provided with a silicon nitride film 20 formed in contact with the whole surface region of the nitride semiconductor lamination 2, and a silicon oxide film 10, formed on this silicon nitride film 20.例文帳に追加

このゲート絶縁膜９は、窒化物半導体積層構造部２の表面全域に接して形成された窒化シリコン膜２０と、この窒化シリコン膜２０の上に形成された酸化シリコン１０膜とを備えている。 - 特許庁