「gate region」に関連した英語例文の一覧と使い方(75ページ目) - Weblio英語例文検索

A first sidewall 15a and a second sidewall are formed on the side face of the gate electrode 3a and used as a mask for forming a heavily doped source-drain region 9 by ion implantation.例文帳に追加

ゲート電極３ａの側面上に第１サイドウォール１５ａと、第２サイドウォールとを形成した後、これをマスクとして用いるイオン注入により、高濃度ソース・ドレイン領域９を形成する。 - 特許庁

When laser beams are radiated from a side of the semiconductor film 16, the reflection adjusting film 14 weakens reflected light in a region corresponding to the gate electrode 13 by utilizing interference of light.例文帳に追加

反射調節膜１４は半導体膜１６の側からレーザビームが照射された場合に、光の干渉を利用してゲート電極１３に対応する領域における反射光を弱めるようになっている。 - 特許庁

To enable the sufficient diffusion of impurities in a gate electrode and the sufficient activation of impurities in a diffusion region while inhibiting the damage of an Si substrate due to a stress applied to the Si substrate by a heat treatment.例文帳に追加

熱処理によりＳｉ基板にかかるストレスによるＳｉ基板の損傷を抑えつつ、ゲート電極の不純物の十分な拡散、拡散領域の不純物の十分な活性化ができるようにする。 - 特許庁

To provide a semiconductor device in which impurities for obtaining one conductivity can be prevented from going through a gate electrode constituted of a semiconductor, and from spreading to a channel formation region.例文帳に追加

半導体で構成されたゲート電極中から、一導電型を付与する不純物がゲート電極を突き抜け、チャネル形成領域に拡散してしまうことを防ぐ半導体装置を提供する。 - 特許庁

Distances between the contact electrode 29 and gate electrodes 16 and 18 can be made larger than when the contact electrode 29 is disposed having its center on the center line C of the active region 22.例文帳に追加

コンタクト電極２９をその中心が活性領域２２の中心線Ｃ上に位置するように配置した場合に比べ、コンタクト電極２９とゲート電極１６，１８との距離を大きくすることができる。 - 特許庁

An ion implantation region 18 for connection between a source and a channel is formed beforehand by selectively ion implanting an n-type impurity beyond a gate insulating film 16 having a high withstand voltage film thickness.例文帳に追加

高耐圧用の膜厚を有するゲート絶縁膜１６越しに選択的にＮ型不純物をイオン注入し、予めソース−チャネル部間の接続用イオン注入領域１８を形成する。 - 特許庁

To perform ion implantation to a prescribed region in which source/drain regions should be formed precisely with a desired profile by solving the problem of photoresist residue without generating the alignment deviation of a gate electrode.例文帳に追加

ゲート電極のアライメントずれを生ずることなくフォトレジスト残留の問題を解消し、ソース／ドレイン領域を形成すべき所定の領域に所望のプロファイルで高精度にイオン注入する。 - 特許庁

A second polysilicon layer 109 which serves as a floating gate electrode with first polysilicon layer 103 is formed on the element isolation region 108 of the first polysilicon layer 103 and the STI structure.例文帳に追加

第１ポリシリコン層１０３及びＳＴＩ構造の素子分離領域１０８上には、第１ポリシリコン層１０３と共に浮遊ゲート電極となる第２ポリシリコン層１０９が形成されている。 - 特許庁

To provide a method for manufacturing an image sensor suitable for preventing salicide from forming in a photodiode region, while selectively forming salicide in a gate electrode of a transistor adjacent to a photodiode.例文帳に追加

フォトダイオード領域でサリサイドが形成されることを防止しながらフォトダイオードに隣接したトランジスタのゲート電極には選択的にサリサイドを形成するのに好適なイメージセンサの製造方法を提供する。 - 特許庁

In the non-volatile semiconductor storage device, a first insulating film 3 is formed on an element isolation region between the floating gate electrodes 2 adjacent to a second direction on a semiconductor substrate plane.例文帳に追加

不揮発性半導体記憶装置は、半導体基板平面上で第２の方向に隣接する浮遊ゲート電極２間の素子分離領域上には、第１の絶縁膜３が形成されている。 - 特許庁

A recess 7a is formed in a part detached from the gate electrode 21g in a region between the source electrode 21s and the drain electrode 21d of the n-GaN layer 7 (compound semiconductor layer).例文帳に追加

そして、ｎ−ＧａＮ層７（化合物半導体層）のソース電極２１ｓとドレイン電極２１ｄとの間の領域内でゲート電極２１ｇから離間した部分にリセス部７ａ（凹部）が形成されている。 - 特許庁

Though this also depends on the region, there are special rituals, for example, households experiencing Hatsubon hang all white Chochin (Japanese paper lantern) at the gate or grave, while other graves have red and white Chochin. 例文帳に追加

これも地方によって違うが、初盆の家の人は門口や、お墓に白一色の提灯を立て、初盆以外のお墓には白と赤の色が入った提灯を立てるなど、特別の儀礼を行う。 - Wikipedia日英京都関連文書対訳コーパス

That is, since an approximately whole region of the upper surface of the back panel 2 is mostly covered by the bent type gate electrode 6a, as compared with the conventional cold-cathode light-emitting element, an exposed portion of the glass becomes small.例文帳に追加

つまり、背面パネル２の上面は折り曲げ型ゲート電極６ａによりほぼ全域が覆われてしまうため、従来の冷陰極発光素子と比較してガラスの露出部分を小さくなる。 - 特許庁

For the N-channel type thin-film transistor of an inverter circuit for driving a pixel, a gate electrode and a high resistance impurity region are overlapped, degradation by a hot carrier is suppressed and an on-current is increased.例文帳に追加

画素を駆動するインバータ回路のＮチャネル型薄膜トランジスタは、ゲイト電極と高抵抗不純物領域をオーバーラップさせて、ホットキャリヤによる劣化を抑制し、オン電流を増加させる構成とする。 - 特許庁

To provide a semiconductor device, suppressing the degradation of reliability due to diffusion of impurities to a gate insulating film from an epitaxial growth crystal used as a channel region, and to provide a manufacturing method for the device.例文帳に追加

チャネル領域として用いるエピタキシャル成長結晶からゲート絶縁膜への不純物拡散による信頼性の低下を抑えた半導体装置およびその製造方法を提供する。 - 特許庁

Each first impurity diffusion region 20 (20A and 20B) of low concentration and of the same conductive type as a source 26 and a drain 28 is provided on the lower side of a gate so as to adjoin the source 26 and the drain 28.例文帳に追加

ソース２６とドレイン２８と同一の導電型で且つ低濃度である第１不純物拡散領域２０をソース２６とドレイン２８にそれぞれ隣接するようゲート下方側に設ける。 - 特許庁

The end of the gate electrode 14 at the side of the second source diffusion region 72S is positioned in the vicinity of a boundary surface between the first and second source diffusion regions 71S and 72S.例文帳に追加

上記第１ソース拡散領域部７1Ｓと上記第２ソース拡散領域部７２Ｓとの境界面近傍には、上記ゲート電極１４の上記第２ソース拡散領域部７２Ｓ側の端部が位置する。 - 特許庁

A floating gate is formed into an L- shaped thin layer of a conductive material, and has a first part positioned on a channel region and a second part extending vertically along the conductive block.例文帳に追加

フローティングゲートは、導電性材料の薄いＬ字型層として形成され、チャンネル領域上に配置された第１部分と、導電性ブロックに沿って垂直に延びる第２部分とを有する。 - 特許庁

In a semiconductor device, the base region 6 of a UMOS Trp is made deeper than the bottom faces of trenches 2 containing embedded gate electrodes 4, and is provided with a depth-direction joint surface 61 having a uniform joint depth.例文帳に追加

半導体装置において、UMOSＴｒｐのベース領域６は、ゲート電極４を埋設したトレンチ２底面よりも深く、かつ接合深さが均一な深さ方向接合面６１を備える。 - 特許庁

In the MOS transistor 31, a silicon oxide film at a drain region 43 side is made thick by laminating first and second silicon oxide films 39, 40 a silicon oxide film of a lower part of a gate 41.例文帳に追加

このＭＯＳトランジスタ３１では、ゲート４１下部のシリコン酸化膜において、第１および第２のシリコン酸化膜３９、４０を重ねることでドレイン領域４３側のシリコン酸化膜を厚く形成する。 - 特許庁

This solid-state image pickup device includes: an image pickup region 12, an output register 14, a corner register 16, a multiplication register 18, a first amplifier 20, a second amplifier 22 and a valve gate electrode VG1.例文帳に追加

一実施形態の固体撮像装置は、撮像領域１２、出力レジスタ１４、コーナーレジスタ１６、増倍レジスタ１８、第１のアンプ２０、第２のアンプ２２、及びバルブゲート電極ＶＧ１を備えている。 - 特許庁

The semiconductor device includes a gate electrode 32 provided on a semiconductor layer 12, a source electrode 34 and a drain electrode 30 with the gate electrode 32 in-between, a field plate 42 provided on a region between the drain electrode 30 and an element separation region 36 located on extension of direction of finger as an elongated direction of the drain electrode 30.例文帳に追加

半導体層１２上に設けられたゲート電極３２と、ゲート電極３２を挟んで設けられたソース電極３４およびドレイン電極３０と、ドレイン電極３０の長手方向であるフィンガ方向の延長上に位置する素子分離領域３６とドレイン電極３０との間の領域上に設けられた第１フィールドプレート４２と、を具備することを特徴とする半導体装置およびその製造方法である。 - 特許庁

In a semiconductor device comprising a fuse box, in a frames- like guard ring 1 consisting of a semiconductor region formed on a semiconductor substrate 100, field regions 2 and insulating films 13 consisting of the semiconductor region are arranged so as to be adjacent each other, and at least two gate electrodes 8, 9 are provided on at least one insulating film, and the fuse member 6 connecting two gate electrodes is provided.例文帳に追加

ヒューズボックスを備えた半導体装置は、半導体基板１００上に形成された半導体領域からなる枠状のガードリング１内に、半導体領域からなるフィールド領域２と絶縁膜１３とが互いに隣接して配置され、少なくとも一つの前記絶縁膜上には、少なくとも２つのゲート電極８、９が設けられ、前記２つのゲート電極を接続するヒューズ部材６が設けられてなる。 - 特許庁

The solid-state imaging apparatus has a plurality of transfer gates 7 for transferring electron and a light screening material line 8 which is disposed in a region corresponding to a space between two adjacent pixels 5, in a region above the transfer gate 7 in a direction perpendicular to the extension direction of the transfer gate 7 for screening light injected from above a prescribed pixel 5 to another pixel 5 adjacent to the prescribed pixel 5.例文帳に追加

この固体撮像装置は、電子を転送するための複数の転送ゲート７と、隣接する２つの画素５間に対応する領域で、かつ、転送ゲート７の上方の領域に転送ゲート７の延びる方向に対して直交する方向に延びるように配置され、所定の画素５の上方から所定の画素５に隣接する別の画素５へ入射する光を遮光する遮光材料線８とを備えている。 - 特許庁

The semiconductor comprises a plurality of memory cells interconnected in series each having a floating gate and a control gate; two selection transistors connected across the plurality of memory cells; a bit line that contacts the impurity region of one of the two selection transistors; and a ground line that contacts the impurity region of the other of the two selection transistors.例文帳に追加

フローティングゲイトと、コントロールゲイトとを有し、互いに直列に接続された複数のメモリーセルと、前記複数のメモリーセルを挟んで接続された２つの選択トランジスタと、前記２つの選択トランジスタの一方の選択トランジスタの不純物領域とコンタクトするビット線と、前記２つの選択トランジスタのもう一方の選択トランジスタの不純物領域とコンタクトするアース線とを有していることを特徴とする。 - 特許庁

A semiconductor device is equipped with a drain region 22 and a source region 23, formed with interval between each other on the top surface of a semiconductor substrate 21, a protrusion 25 formed on a channel layer C between the regions 22 and 23, a gate electrode 24 formed on the protrusion 25, and a drain electrode 26 and a source electrode 27 each being formed on the drain region 22 and the source region 23.例文帳に追加

本発明は半導体基板２１の上面に間隔を置いて形成されるドレイン領域２２およびソース領域２３と、このドレイン領域２２およびソース領域２３の間のチャネル層C上に形成される凸状部２５と、この凸状部２５の上部に形成されるゲート電極２４と、ドレイン領域２２およびソース領域２３の上部に形成されるドレイン電極２６およびソース電極２７とを備えたものである。 - 特許庁

The TFT comprises a silicon semiconductor layer containing a channel region and the source and drain regions so arranged as to sandwich it, a source electrode electrically connected to the source region, the drain electrode electrically connected to the drain region, and the gate electrode insulated from the source and drain electrodes, with the source and drain regions containing silicide.例文帳に追加

本発明のＴＦＴは、チャネル領域と、これを挟持するように配置されたソース領域及びドレイン領域とを含むシリコン系半導体層と、ソース領域に電気的に接続されたソース電極と、ドレイン領域に電気的に接続されたドレイン電極と、ソース電極及びドレイン電極と絶縁されたゲート電極とを含み、ソース領域及びドレイン領域が、シリサイドを含む。 - 特許庁

A cell 160 includes: a source electrode 182 formed to form an opening portion for defining a hexagonal element forming region; a drain electrode 180 formed like a strip in the element forming region with a predetermined distance from the source electrode 182; and a gate electrode 184 formed on the element forming region with a predetermined distance from both the source electrode 182 and the drain electrode 180.例文帳に追加

セル１６０は、六角形の素子形成領域を画定する開口部を形成するように形成されたソース電極１８２と、素子形成領域に、ソース電極１８２と一定距離を隔てて帯状に形成されたドレイン電極１８０と、ソース電極１８２とドレイン電極１８０との双方から所定の距離を隔てて形成されたゲート電極１８４とを含む。 - 特許庁

A p-well region 9 is formed at a substrate surface layer section around a device formation region on a semiconductor substrate 1, and at the same time rings GFP and FP5 at the innermost- and outermost-periphery sides of a group 11 of field plate rings are electrically connected to gate and collector terminals, respectively, on a LOCOS oxide film 10 around the device formation region.例文帳に追加

半導体基板１でのデバイス形成領域の周囲における基板表層部にｐウェル領域９が形成されるとともに、デバイス形成領域の周囲のＬＯＣＯＳ酸化膜１０の上において、フィールドプレートリング群１１の最も内周側のリングＧＦＰがゲート端子と、最も外周側のリングＦＰ５がコレクタ端子と電気的に接続されている。 - 特許庁

In the method of manufacturing the semiconductor device 100 including a vertical MOS transistor 50 of a trench gate structure, at least impurities are implanted into an implantation region corresponding to n wells 21 forming a channel at not less than a critical implantation quantity in which the implantation region can become a complete amorphous state, thereby forming an amorphous region 20 in a complete amorphous state.例文帳に追加

トレンチゲート構造の縦型ＭＯＳトランジスタ５０を含む半導体装置１００の製造方法であって、チャネルが構成されるＮウェル２１に対応する注入領域に、少なくとも不純物を、注入領域が完全に非晶質状態となる臨界注入量以上にイオン注入して、完全に非晶質化された非晶質領域２０を形成する。 - 特許庁

A silicon nitride film 110 is formed on both sidewalls of a silicon nitride film 106 as a sidewall in a PMOS region 100p and in an NMOS region 100n (a primary stress liner film), and a silicon nitride film 112 is formed in the NMOS region 100n such that it covers a full silicide gate electrode 103 and silicon nitride films 106 and 110 (a secondary stress liner film).例文帳に追加

シリコン窒化膜１１０は、ＰＭＯＳ領域１００ｐおよびＮＭＯＳ領域１００ｎにおいて、サイドウォールとしてのシリコン窒化膜１０６の両側壁に形成され（第１のストレスライナー膜）、シリコン窒化膜１１２は、ＮＭＯＳ領域１００ｎにおいて、フルシリサイドゲート電極１０３およびシリコン窒化膜１０６，１１０を覆うように形成される（第２のストレスライナー膜）。 - 特許庁

The SONOS memory element comprising a semiconductor substrate, an insulating film formed on the semiconductor substrate, an active layer formed on a predetermined region of the insulating film and defined into a source, a drain, and a channel region, and first and second side gate laminations stacked on each of both sides of the channel region and the method for manufacturing the same.例文帳に追加

半導体基板、前記半導体基板上に形成された絶縁膜、前記絶縁膜の所定領域上に形成されてソース、ドレイン及びチャンネル領域に区画された活性層及び前記チャンネル領域の両側面にそれぞれ積層された第１及び第２サイドゲート積層物を備えることを特徴とするＳＯＮＯＳメモリ素子及びその製造方法による。 - 特許庁

After a poly-Si layer 4 is located on a silicon substrate 1 including an upper surface of a field-oxide film 3, the poly-Si layer 4 is patterned, thereby, the poly-Si layer 4a remains in a region constituting a gate electrode in a MOSFET-formed region and a poly-Si layer 4b also remains in a poly-Si resistive-element-formed region.例文帳に追加

フィールド酸化膜３の上を含むシリコン基板１の上にＰｏｌｙ−Ｓｉ層４を配置したのち、Ｐｏｌｙ−Ｓｉ層４をパターニングすることで、ＭＯＳＦＥＴ形成領域のうちゲート電極を構成する領域においてＰｏｌｙ−Ｓｉ層４ａを残すと共に、Ｐｏｌｙ−Ｓｉ抵抗体形成領域においてＰｏｌｙ−Ｓｉ層４ｂを残す。 - 特許庁

In a threshold modulation type solid-state imaging element which has a transfer transistor having a transfer gate electrode 21 and a transistor for signal output having a ring-shaped gate electrode 15, the voltage of a drain region 18 of the transistor for signal output is made temporarily higher than a last value in a period wherein the transfer transistor is ON.例文帳に追加

転送ゲート電極２１を有する転送トランジスタと、リング状ゲート電極１５を有する信号出力用トランジスタとを持つ閾値変調型固体撮像素子において、転送トランジスタがオン状態である期間に、信号出力用トランジスタのドレイン領域１８の電圧を一時的に直前の値よりも高くする。 - 特許庁

In the semiconductor device, a second gate insulating film layer 7 consists of an NONON multilayer film structure, and a silicon nitride film 7a located at the lowermost layer is formed in a region touching a floating gate electrode layer FG, but a silicon oxide film 7b is formed on an isolation film 6 substantially over the entire surface thereof.例文帳に追加

第２のゲート絶縁膜層７がＮＯＮＯＮ積層膜構造で構成されると共に、その最下層に位置するシリコン窒化膜７ａがフローティングゲート電極層ＦＧに接触する領域では形成されているものの素子分離絶縁膜６上にはシリコン酸化膜７ｂが略全面に渡って形成されている。 - 特許庁

An insulation member 40a composed of a hydrophilic material is formed in a region Z1 on the pixel electrode 34 and corresponding to a position where a metal frame 21GF for a gate electrode and an electrode 21C for gate connection are superposedly disposed and formed via a interlayer insulation film 32, and to an outer periphery part thereof, respectively.例文帳に追加

画素電極３４上であってゲート電極用メタルフレーム２１ＧＦとゲート接続用電極２１Ｃとが層間絶縁膜３２を介して互いに重なって配置形成される位置及びその外周縁部にそれぞれ対応する領域Ｚ１に親水性材料で構成された絶縁部材４０ａを形成した。 - 特許庁

Thus, the thickness of the gate insulating film 8 in the memory cell part is set to be larger than the thickness of the gate insulating film 9 in the peripheral circuit part, so that concentration of a p-type impurity region 4a in the memory cell part is lowered to reduce the junction leakage current.例文帳に追加

このようにメモリセル部内におけるゲート絶縁膜８の厚みを周辺回路部内におけるゲート絶縁膜９の厚みよりも大きく設定することにより、メモリセル部内におけるｐ型不純物領域４ａの濃度を低くすることが可能となり、接合リーク電流を低減することが可能となる。 - 特許庁

An automatic layout device 10 for the semiconductor integrated circuit determines cells to be disposed so that the number of gates existing within a prescribed region around a reference gate 111 already disposed in the vicinity of the boundary between the cells is within a prescribed range, when disposing the cells adjacently in a gate direction.例文帳に追加

本発明による半導体集積回路の自動レイアウト装置１０は、セルをゲート方向に隣接して配置する際、セルの境界付近に配置済みのゲートを基準ゲート１１１とし、その周辺の所定の領域内に存在するゲート数を規定の範囲内とするように、配置するセルを決定する。 - 特許庁

To provide a semiconductor device including a thin film transistor having excellent electric characteristics without an increase in the number of processes in the case where a gate electrode is provided via a gate insulating film at the upper and lower sides of a channel forming region of the thin film transistor in order to control a threshold voltage of the thin-film transistor.例文帳に追加

薄膜トランジスタのしきい値電圧を制御するため、薄膜トランジスタのチャネル形成領域の上下にゲート絶縁膜を介してゲート電極を設けた際に、プロセス数の増加を招くことなく、電気特性の優れた薄膜トランジスタを備えた半導体装置を得ることを課題の一つとする。 - 特許庁

The distance image sensor 1 includes: a semiconductor substrate 1A having a light incidence surface 1BK and a surface 1FT at a side opposite to the light incidence surface 1BK; a photo-gate electrode PG; first and second gate electrodes TX1, TX2; first and second semiconductor regions FD1, FD2; and a third semiconductor region SR1.例文帳に追加

距離画像センサ１は、光入射面１ＢＫ及び光入射面１ＢＫとは逆側の表面１ＦＴを有する半導体基板１Ａ、フォトゲート電極ＰＧ、第１及び第２ゲート電極ＴＸ１，ＴＸ２、第１及び第２半導体領域ＦＤ１，ＦＤ２、並びに第３半導体領域ＳＲ１を備える。 - 特許庁

This active substrate is provided with a semiconductor layer projection part 12A, projected from an extension part 12 by extending a semiconductor layer constituting the drain region of a TFT 4 and a gate metal projection part 7 formed by the same metal layer and in the same process as that of a gate busline 1 so that it is connected to a source busline 2 via a contact hole part 2A.例文帳に追加

ＴＦＴ４のドレイン領域を構成する半導体層を延在させた延在部１２から突出した半導体層突出部１２Ａを設け、ソースバスライン２にコンタクトホール部２Ａを介して接続されるようにゲートバスライン１と同じ金属層で同一工程で形成されたゲートメタル突出部７を設ける。 - 特許庁

Further, a resin amount regulating storage part 44 is set to the outside of a product cavity from a gate G6 for supplying a resin to a region easy to cause over-filling and the short shot is avoided by continuously supplying the molten resin M1 to the resin amount regulating storage part 44 even after overflow to improve a gate balance.例文帳に追加

更に、過充填が生じ易い部位に樹脂を供給するゲートＧ６から製品キャビティ外に樹脂量調節用溜り部４４を設定し、この樹脂量調節用溜り部４４に溶融樹脂Ｍ１をオーバーフロー後も供給し続けることによりショートショットを回避し、ゲートバランスを改善する。 - 特許庁

The method for fablicating the Multiple Gate Field Effect transistor structure includes the steps of preparing the SOI type substrate having at least one active semiconductor layer, the buried insulator and a carrier substrate, and forming from the semiconductor layer the fin-like structure on the insulator layer, the fin-like structure forming a region for the transistor channel of the Multiple Gate Field Effect transistor structure.例文帳に追加

該方法は、少なくとも１つの活性半導体層、埋込み絶縁体、およびキャリア基板を含むＳＯＩ型基板を用意するステップと、複数ゲート電界効果トランジスタ構造のトランジスタチャネルのための領域を形成するフィン状構造を、半導体層から前記絶縁体層上に形成するステップとを含む。 - 特許庁

In the semiconductor device comprising a functional element formed on a semiconductor substrate through an insulation film, the insulation film contains at least one kind of metal oxide, nitride and oxynitride, a gate electrode is formed through the insulation film, and a metal intake region is provided in the gate electrode.例文帳に追加

半導体基板上に絶縁膜を設けて機能素子を構成してなる半導体装置において、前記絶縁膜は、金属の酸化物、窒化物、酸窒化物の少なくとも１種類を含み、前記絶縁膜を介してゲート電極が形成されており、前記ゲート電極中に金属取り込み領域を設ける。 - 特許庁

The high voltage element includes drift regions formed inside a substrate, an element separation film formed inside the substrate to be deeper than the drift region, a gate electrode formed over the substrate and source and drain regions formed inside the drift regions on both sides of the gate electrode.例文帳に追加

本発明の高電圧素子は、基板内に形成されたドリフト領域と、前記基板内に前記ドリフト領域よりも深く形成された素子分離膜と、前記基板の上に形成されたゲート電極と、該ゲート電極の両側の前記ドリフト領域内に形成されたソース領域及びドレイン領域とを備える。 - 特許庁