「isolation region」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

The isolation structure includes a dopant region containing a first conductive-type material selectively formed along sidewalls 105a, 105b of the isolation structure where the surface pinning layer is adapted so as to electrically connected to a substrate 150 located beneath.例文帳に追加

分離構造体は、表面ピニング層を下にある基板１５０に電気的に結合するように適合されている、分離構造体の側壁１０５ａ，１０５ｂに沿って選択的に形成された、第１の導電型の材料を含んだドーパント領域を含む。 - 特許庁

The semiconductor device manufactured by this manufacturing method comprises an active region including a high-voltage element region and a low-voltage element region, a semiconductor substrate 100 defined as an inactive region, an element isolation film 110 formed on the inactive region of the semiconductor substrate 100, and a gate oxide film 120 formed on the high-voltage region of the semiconductor substrate so that it has a uniform thickness.例文帳に追加

本発明の製造方法により製造された半導体素子は、高電圧素子領域と低電圧素子領域とを含む活性領域と、不活性領域とで定義される半導体基板と、前記半導体基板の不活性領域に形成される素子分離膜と、前記半導体基板の高電圧素子領域上に均一な厚さを有するように形成されるゲート酸化膜とを含む。 - 特許庁

In the photoelectric conversion device having the charge retention portion, of an element isolation region in contact with a semiconductor region is disposed in the semiconductor substrate from a reference level including a light reception surface of the photoelectric conversion element up to the depth equal to the semiconductor region or the depth deeper than the semiconductor region when compared with the semiconductor region comprised of the charge retention portion.例文帳に追加

電荷保持部を有する光電変換装置において、電荷保持部を構成する半導体領域に比べて、その半導体領域と接する一部の素子分離領域が、光電変換素子の受光面を含む基準面から半導体基板に、その半導体領域と等しい深さまで、もしくはその半導体領域より深くまで設けられている。 - 特許庁

Semiconductor structures 6 to 12 are formed in an element forming region on an SOI substrate 4, on the surface of which a silicon oxide film 14 is formed, the film 14 having an opening 16 corresponding to an element isolation region circling the element forming region on the surface of the SOI substrate 4.例文帳に追加

ＳＯＩ基板４の素子形成領域に半導体構造６〜１２を形成し、ＳＯＩ基板４の表面において素子形成領域を一巡する素子分離領域に対応する開口１６を有する酸化シリコン膜１４をＳＯＩ基板４の表面に形成する。 - 特許庁

A side of a contact C_FD side of both the gate electrodes G_1 and G_2 or either of them protrudes on a boundary (broken line) between the FD region and the element isolation region to a side where the contact C_FD exists more than the other parts in contact with the FD region.例文帳に追加

ゲート電極Ｇ_１，Ｇ_２の双方または何れか一方におけるコンタクトＣ_ＦＤ側の辺は、ＦＤ領域と素子分離領域との境界線（破線）上において、ＦＤ領域に接する他の部分と比べて、コンタクトＣ_ＦＤが存在する側へ突出している。 - 特許庁

The interface between the first semiconductor region and the second semiconductor region is located at a first depth in a part corresponding to the photoelectric conversion element, and is located at a second depth smaller than the first depth in a part arranged in lower parts of the element isolation region and the floating/diffusing part.例文帳に追加

そして、第１の半導体領域と前記第２の半導体領域との界面は、光電変換素子に対応する部分においては第１の深さにあり、素子分離領域および浮遊拡散部の下部に配された部分においては第１の深さよりも浅い第２の深さにある。 - 特許庁

A semiconductor device 100 has a semiconductor multilayer portion 11 where nitride semiconductor layers 6 and 10 having different band gaps are laminated, and the semiconductor multilayer portion 11 has an element region 100a and an element isolation region 100b formed around the element region 100a.例文帳に追加

半導体装置１００は、バンドギャップを異にする窒化物半導体層６、１０が積層されている半導体積層部１１を有しており、半導体積層部１１が素子領域１００ａと素子領域１００ａの周囲に形成されている素子分離領域１００ｂを備えている。 - 特許庁

The semiconductor device includes: a semiconductor substrate 101 having an active region 103 isolated by an element isolation region 102; a gate insulating film 111 formed on an active region 103; and a gate electrode 121 formed on the gate insulating film 111.例文帳に追加

半導体装置は、素子分離領域１０２により分離された活性領域１０３を有する半導体基板１０１と、活性領域１０３の上に形成されたゲート絶縁膜１１１と、ゲート絶縁膜１１１の上に形成されたゲート電極１２１とを備えている。 - 特許庁

Between a p-gate diffusion region 23 on the left side and a p-gate diffusion region 23' on the right side on an n-type silicon substrate, and in between the CH1 and the CH2, a channel isolation region 29 is formed of an oxygen doped semi-insulating polycrystalline silicon film 35a doped with phosphorus.例文帳に追加

そして、Ｎ型シリコン基板上における左側のＰゲート拡散領域２３と右側のＰゲート拡散領域２３'との間であって、ＣＨ1とＣＨ2との間に、リンがドープされた酸素ドープ半絶縁多結晶シリコン膜３５aでなるチャネル分離領域２９が形成されている。 - 特許庁

A second groove which is formed in accordance with the formation of a first groove provided so as to surround a light-receiving region and used for element isolation is provided in the light-receiving region, and a conduction wiring for extracting electric charges accumulated in the semiconductor substrate in the light-receiving region is provided in the second groove.例文帳に追加

受光領域内には、受光領域を囲繞して設けた素子分離に用いる第１の溝の形成にともなって形成した第２の溝を設け、この第２の溝内に、受光領域内の半導体基板に蓄積された電荷を取出す導通配線を設ける。 - 特許庁

The solid state image sensor has a pixel region where pixels 38, each consisting of a photoelectric conversion part PD and a plurality of pixel transistors, are arranged two-dimensionally, and an element isolation region 41 which isolates between pixels formed in the pixel region and constituted of a semiconductor layer 43 embedded in a trench 42 by epitaxial growth.例文帳に追加

光電変換部ＰＤと複数の画素トランジスタからなる画素３８が２次元配列された画素領域と、画素領域内に形成され、トレンチ４２内にエピタキシャル成長による半導体層４３が埋め込まれて構成された画素間を分離する素子分離領域４１を有する。 - 特許庁

The semiconductor memory device 300 includes a first memory element 100 and a second memory element 200 isolated mutually by an element isolation region 38, and a first impurity diffused region 16 and a second impurity diffused region 14.例文帳に追加

本発明の不揮発性半導体記憶装置３００は、ウエハ１１に形成されかつ素子分離領域３８によって互いに分離された第１記憶素子１００および第２記憶素子２００と、第１不純物拡散層１６および第２不純物拡散層１４とを含む。 - 特許庁

To provide a semiconductor device exhibiting excellent isolation characteristic by shielding leakage signals in high frequency region propagating on the surface or the upper region of a semiconductor substrate and suppressing mutual interference in high frequency region between high frequency circuit blocks.例文帳に追加

半導体基板の表面や上部領域を伝播してくる高周波域における漏洩信号を遮蔽し、形成された高周波回路ブロック間における高周波域における相互干渉を抑制することにより、素子分離特性の優れた半導体装置を提供する。 - 特許庁

The semiconductor device comprises a fin-type active region defined on a semiconductor substrate having a device isolation structure, a recess formed over the fin-type active region, and a gate electrode formed over the fin-type active region, including a silicon germanium layer for burying the recess.例文帳に追加

半導体素子は、素子分離構造を備えた半導体基板に画成されたフィン型活性領域と、フィン型活性領域の上部に形成されたリセスと、フィン型活性領域の上部に形成され、前記リセスを埋め込むシリコンゲルマニウム層を含むゲート電極とを含む。 - 特許庁

The semiconductor device includes an MIS transistor comprising a semiconductor substrate having an element isolation region, a diffusion region formed on the semiconductor substrate, a gate electrode formed on the semiconductor substrate through a gate insulation film, and a silicide layer (3) formed on the diffusion region.例文帳に追加

素子分離領域を有する半導体基板と、前記半導体基板に形成された拡散領域と、前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、前記拡散領域上に形成されたシリサイド層（３）とを具備するＭＩＳトランジスタを含む半導体装置である。 - 特許庁

Arrangement should be such that heater(s) 3 in another region Q range out to that region in each area 2a-2e, where the heater density owing to the isolation has become coarse, for example the region P if the area 2b applies, and thereby the calorific power per unit area within the plane of hot plate 2 is made uniform.例文帳に追加

そして，各エリア２ａ〜２ｅ内の当該離隔により生じたヒータ３の密度が疎になった領域，例えばエリア２ｂでは領域Ｐに他の領域Ｑのヒータ３をはみ出させて配置し，熱板２面内の単位面積あたりの発熱量を均一にする。 - 特許庁

A method for manufacturing the semiconductor device includes a step of forming an n-type well 13 on a surface region of an Si substrate 12, forming p-type first semiconductor regions 17a, 18a on the surface region of the well 13, and separating the first semiconductor regions 17a, 18a by an element isolation region 11.例文帳に追加

Ｓｉ基板１２の表面領域にｎ型のウェル１３を形成し、このウェル１３の表面領域にｐ型の第１の半導体領域１７ａ，１８ａを形成し、この第１の半導体領域１７ａ，１８ａを素子分離領域１１で分離している。 - 特許庁

At least one of the source region 106 and the drain region 106 has a second face for coming into contact with contact wiring; the second face inclines with respect to a first face AA' and intersects with the surface of the element isolation region at not higher than 80 degrees.例文帳に追加

ソース領域１０６およびドレイン領域１０６の少なくとも一方は、コンタクト配線と接触するための第２の面を有し、第２の面は、第１の面ＡＡ’に対して傾いており、第２の面は、素子分離領域の表面と８０度以下の角度で交差する。 - 特許庁

In the source/drain regions 131 and 132, source/drain conductors 155 are so formed as to be stretched over the source/drain regions 131 and 132 and an element isolation region 102.例文帳に追加

また、ソース／ドレイン領域１３１,１３２においては、ソース／ドレイン導電体１５５をソース／ドレイン領域１３１,１３２と素子分離領域１０２にまたがるように形成する。 - 特許庁

To provide a method for manufacturing a flash memory which forms a double profile at an upper corner of an active region, when an element isolation film is formed of steps of manufacturing the memory.例文帳に追加

フラッシュメモリ製造工程のうち素子分離膜を形成する際に活性領域の上部角に二重プロファイルを形成するフラッシュメモリの製造方法を提供すること。 - 特許庁

To shorten the time for completion by simplifying the steps of well formation and element isolation region formation, and to reduce the manufacturing cost by decreasing the number of costly lithographic steps.例文帳に追加

ウェルの形成と素子の分離領域の形成の工程を簡略化して、工期の短縮を可能にし、高価なフォトリソ工程を減らしてコスト削減を可能にする。 - 特許庁

The film 331 and the well 332 are isolated in a band-like state by an element isolation region 316 and the film 353, and functioned as the bit lines.例文帳に追加

ポリシリコン膜３３１およびＰ型のウェル部分３３２は素子分離領域３１６および絶縁膜３５２によって帯状に分離され、ビット線として機能する。 - 特許庁

In the manufacturing method, an intrinsic base diffusion layer 7 is formed in almost a central part of a semiconductor region 2 which is enclosed with an isolation insulation film 3 in a main surface of a semiconductor substrate 1.例文帳に追加

半導体基板１の主面において分離絶縁膜３に囲まれた半導体領域２の略中央部に真性ベース拡散層７を形成する。 - 特許庁

The two gates may be each entirely disposed on the isolation structure or partially overlap a side portion of the middle region of the active area.例文帳に追加

これら２つのゲートの各々は、その全体がアイソレーション構造上に配置されてもよいし、部分的にアクティブ領域の中央領域の側方部分に重なってもよい。 - 特許庁

The impurity diffusion regions facing each other across the element isolation region among the impurity regions of the plurality of active regions are electrically connected.例文帳に追加

前記複数の活性領域の前記不純物拡散領域のうち、前記素子分離領域を挟んで向かい合う不純物拡散領域は、電気的に接続される。 - 特許庁

(3) The base isolation device of Claim 2, wherein the order N has a N-value at the point of a coordinate (L, N) in a closed region where a plurality of points, shown in Fig.6, are joined via lines in sequence.例文帳に追加

（３）次数Ｎを、座標（Ｌ，Ｎ）にて、図６の複数の点を順次直線でつないだ閉領域内にある点のＮ値とした、（２）記載の免震装置。 - 特許庁

To form a high quality element isolation region in a short time and reduce the size thereof.例文帳に追加

高品位な素子分離領域を短時間で形成することができると共に、素子分離領域の縮小化を図ることができる半導体装置の製造方法を提供する。 - 特許庁

To obtain a method of manufacturing a semiconductor device the transistor characteristics of which are hardly deteriorated due to the reduction of a film thickness in an element isolation region without complicating a process.例文帳に追加

プロセスを複雑化することなく、素子分離領域の膜減りによるトランジスタ特性の悪化が生じにくい半導体装置の製造方法を実現できるようにする。 - 特許庁

To provide a semiconductor device in which a junction leakage due to silicidation is prevented by suppressing formation of a divot (depression) on an interface between an active region and a device isolation insulating film.例文帳に追加

半導体装置において、活性領域と素子分離絶縁膜の界面に形成されるディボット(窪み)を抑制して、シリサイド化による接合リークの発生を防止する。 - 特許庁

Further, the multiple SOI-Si layers 14 and 15 with properly different heights are formed after the device isolation region 13 with an even height has been formed on a semiconductor substrate 11.例文帳に追加

また、半導体基板に一様な高さの素子分離領域１３を形成してから複数の適宜に高さの異なるＳＯＩ−Ｓｉ層１４、１５を形成する。 - 特許庁

Further, an N-type region 4 electrically floated from a circumference is formed at the part of the epitaxial layer 3 which faces the resistance element 7 across the element isolation film 6.例文帳に追加

また、エピタキシャル層３における素子分離膜６を挟んで抵抗素子７と対向する部分には、周囲から電気的にフローティングされたＮ型領域４を形成する。 - 特許庁

A bottom part of the bowing profile enters into the silicon semiconductor substrate, beyond the high concentration impurity diffusion semiconductor layer and improves the leakage characteristics of the element isolation region.例文帳に追加

ボーイング形状部底部は、高濃度不純物拡散半導体層を越えてシリコン半導体基板内に入り込み素子分離領域のリーク特性が向上する。 - 特許庁

To restrain projection structure formation in the selective growth of a semiconductor layer using a mask at manufacturing an optical semiconductor integrated device with an element isolation region.例文帳に追加

素子分離領域を有する光半導体集積装置の製造において、マスクを使った半導体層の選択成長時における突起構造の形成を抑制する。 - 特許庁

To provide a semiconductor device manufacturing method which can reduce crystal defects, etc. occurring from an element isolation region, and also to provide a semiconductor device manufactured by the same.例文帳に追加

素子分離領域から発生する結晶欠陥等の発生を低減することができる半導体装置の製造方法および半導体装置を提供する。 - 特許庁

To provide a semiconductor device in which a wide trench isolation region is formed which does not hollow the silicon substrate, and a method of manufacturing the same.例文帳に追加

広幅トレンチ分離帯を形成しても、シリコン基板のえぐれが生じないトレンチ分離帯を形成する半導体装置の製造方法および半導体装置を提供する。 - 特許庁

The sidewall film 6 has the groove 60 provided on the surface of the active region 2a embedded and is provided astride a border 50 between the groove 60 and the element isolation film 3.例文帳に追加

この側壁膜６は、活性領域２ａの表面に設けられた溝６０を埋め込むとともに、溝６０と素子分離膜３との境界５０にまたがって設けられる。 - 特許庁

Furthermore, the depth of an N type charge storage region where the impurity concentration of the photoelectric conversion element part 3 is maximized is shallower than the depth of the trench isolation part 5.例文帳に追加

しかも、光電変換素子部３の不純物濃度が最大となるＮ型電荷蓄積領域の深さがトレンチ分離部５の深さよりも浅く構成されている。 - 特許庁

A semiconductor device is provided with an isolation insulating film 4 formed over the main surface of a semiconductor substrate 1 comprising a first conductivity type region 2 and a field-effect transistor 38a.例文帳に追加

半導体装置は、第１導電型領域２を含む半導体基板１の主表面に形成された分離絶縁膜４と、電界効果型トランジスタ３８ａとを備える。 - 特許庁

At the surface layer portion of a semiconductor substrate, a device isolation insulating film which projects from a surface of the semiconductor substrate is formed to demarcate the active region.例文帳に追加

半導体基板の表層部に、該半導体基板の表面よりも上方に突出した素子分離絶縁膜を形成することにより活性領域を画定する。 - 特許庁

To provide a semiconductor device in which a parasite transistor is not generated in an isolation region thereof, and spacing between devices can be reduced; and to provide a method of manufacturing the semiconductor device.例文帳に追加

素子分離領域に寄生トランジスタの発生しない，また素子間隔を狭めることのできる半導体装置，及び半導体装置の製造方法を提供する。 - 特許庁

On this occasion, the formation is carried out so that the distance between the opening and the neighboring active region can be varied by the width of the element isolation film pattern under the selected opening.例文帳に追加

この時、開口部とこれに隣接する活性領域との間の距離を選択された開口部の下の素子分離膜パターンの幅によって変えるように形成する。 - 特許庁

The element isolation region of an IGBT chip 21 is divided into 19 blocks 22, where cells are provided in array, and a split gate electrode 30a is provided to each of the blocks 22.例文帳に追加

ＩＧＢＴのチップ２１の素子形成領域は、セルが配列形成された１９個のブロック２２に分割され、各ブロック２２には分割ゲート電極３０ａが形成される。 - 特許庁

To provide a semiconductor device which is isolated by a shallow recess type element isolation structure which has such a structure that there is no generation of dishing in an isolated region.例文帳に追加

浅溝型素子分離構造により素子分離した半導体装置にあって、ディッシングが素子分離領域に生じないような構成を備えた半導体装置を提供する。 - 特許庁

To efficiently transfer a signal charge without affected by potential of an element isolation region even when a pixel is miniaturized and a gate width of a transfer gate is reduced.例文帳に追加

本発明は、画素を微細化してトランスファゲートのゲート幅が縮小されても、素子分離領域の電位の影響を受けずに信号電荷を転送することを特徴とする。 - 特許庁

An element isolation structure 11 is formed on a silicon wafer 10, a dummy gate oxide film and a dummy gate are formed in an active region, and the entire surface of the wafer is covered with a thin silicon nitride film 31.例文帳に追加

シリコンウェハ10上に素子分離構造11を形成し、活性領域にダミーゲート酸化膜およびダミーゲートを形成し、ウエハ全面を薄い窒化シリコン膜31で覆う。 - 特許庁