「isolation region」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

The method for manufacturing the semiconductor device comprises the step of removing a semiconductor layer (SOI layer) from an element isolation region by etching in an element isolating step of isolating to form a plurality of element regions.例文帳に追加

複数の素子領域を分離形成する素子分離工程において、素子分離領域から半導体層（ＳＯＩ層）をエッチングにより除去する。 - 特許庁

A light liquid outlet 19 for discharging a light liquid Y2 from an isolation region is provided closer to a rotary shaft L of an external cylinder 2 than an outer wall face.例文帳に追加

軽液Ｙ２を分離領域から放出する軽液放出口１９が外胴２の外壁面よりも回転軸Ｌ寄りに設けられている。 - 特許庁

Even when the element isolation region is thus formed through the plasma exposure, the operation of the element is not affected and excellent insulation characteristics can be obtained.例文帳に追加

このようにプラズマ曝露によって素子分離領域を形成したとしても素子の動作に影響を与えることはなく、良好な絶縁特性が得られる。 - 特許庁

Then, on the basis of the relation, the dimension of the isolation region, corresponding to the optimum junction capacitance capable of suppressing the fluctuations of the body voltage is decided.例文帳に追加

そして、その関係に基づいて、ボディ電圧の変動を抑制できる最適な接合容量に対応する分離領域の寸法を決定する。 - 特許庁

To assure insulation between well regions in a semiconductor storage device having the well regions partitioned by an element isolation region as bit lines.例文帳に追加

素子分離領域により区分されたウェル領域をビット線として使用する半導体記憶装置においてウェル領域間の絶縁性を確保する。 - 特許庁

The isolation layer adjacent to the lower gate trench is partially etched to expose sidewalls of the active region adjacent to the bottom and sidewalls of the lower gate trench.例文帳に追加

下部ゲートトレンチの底面及び側壁に隣接する活性領域の側壁を露出するように下部ゲートトレンチに隣接する素子分離膜を部分エッチングする。 - 特許庁

This reduces the supply of the oxygen atoms attracted from the element isolation part 2 to the region Ga1 in which the nMIS gate G for the cores is formed.例文帳に追加

これにより、コア用ｎＭＩＳのゲートＧが形成される領域Ｇａ１へ素子分離部２から引き寄せられる酸素原子の供給量を減少させる。 - 特許庁

The single layer of grid material wherein the floating grid is formed extends integrally above the active semiconductor area without overlapping part of the isolation region.例文帳に追加

フローティング・グリッドをその内部に形成するグリッド材レイヤは、分離領域と重なる部分を有することなく、能動領域の上に一体として延伸する。 - 特許庁

To provide a semiconductor device which has no step formed at an outer circumference of an element isolation region of an STI structure having a silicon nitride film for a liner.例文帳に追加

ライナー用シリコン窒化膜を備えたＳＴＩ構造の素子分離領域の外周に、段部が形成されることのない半導体装置を提供する。 - 特許庁

To provide a semiconductor device having a buried isolation region of such a shape as sufficient for isolating an element, and its fabricating method.例文帳に追加

素子を分離するのに充分な形状を持つ埋込型の素子分離領域を有する半導体装置およびその製造方法を提供すること。 - 特許庁

A silicon nitride film on an element isolation film is removed, and in the removed region, a metal film that connects the first gate electrode to the second gate electrode is formed.例文帳に追加

素子分離上のシリコン窒化膜を除去し、この除去された領域に第１のゲート電極と第２のゲート電極とを接続する金属膜を形成する。 - 特許庁

To stably manufacture a MOS transistor which will not produce hump phenomenon by stably suppressing the occurrence of the recesses of the end of a trench element isolation region.例文帳に追加

トレンチ素子分離領域の端部の窪み発生を安定的に抑制し、ハンプ現象の生じないＭＯＳトランジスタを安定して製造できるようにする。 - 特許庁

A dielectric insulation region is provided on the element isolation structural body 2 and connects a first floating gate electrode and a second floating gate electrode physically.例文帳に追加

絶縁分離領域が、素子分離構造体上に設けられ、第１のフローティングゲート電極と第２のフローティングゲート電極とを物理的に連結する。 - 特許庁

An element isolation region is formed on a semiconductor substrate 10, on which a high concentration impurity diffusion semiconductor layer 1 and a semiconductor active layer 2 are laminated.例文帳に追加

高濃度不純物拡散半導体層１、半導体活性層２が積層された半導体基板１０に素子分離領域が形成されている。 - 特許庁

The present invention provides the semiconductor integrated circuit device, having the Schottky barrier diode in which contact electrodes 11 are arranged over a guard ring 9, in contact with a peripheral element isolation region.例文帳に追加

周辺の素子分離領域に接したガードリング９上に、コンタクト電極１１を配置したショットキー・バリア・ダイオードを有する半導体集積回路装置。 - 特許庁

On an element region of a semiconductor substrate 10, a first epitaxial crystal layer 12 is formed thinner than an element isolation insulating film 11.例文帳に追加

素子分離絶縁膜１１の膜厚より薄い膜厚で半導体基板１０の素子領域上に第１のエピタキシャル結晶層１２が形成されている。 - 特許庁

To provide a method of manufacturing a semiconductor element capable of preventing deformation and loss of a photoresist when etching a trench for isolation of a cell region.例文帳に追加

セル領域のアイソレーション用トレンチエッチングの際にフォトレジストの変形および損失を防止することが可能な半導体素子の製造方法を提供する。 - 特許庁

Next, after removing the first buried element isolation insulating film 22, the bottom face thereof and the source region of a memory central transistor are ion injected with impurities.例文帳に追加

そして、第一の埋め込み素子分離絶縁膜２２を除去した後に、その底部とメモリセルトランジスタのソース領域とに不純物をイオン注入する。 - 特許庁

To provide a memory device which overcomes the data holding problem caused by the thinness of its grid dielectric present in the interface between its STI-type isolation region and its grid material.例文帳に追加

ＳＴＩ型の分離領域とグリッド材の界面間におけるグリッド誘電体の薄さに起因するデータ保持問題を克服したメモリ素子を提供する。 - 特許庁

As a result, a stress applied to the source/drain active layers 6c1, 6d1 from the element isolation region 5b can be alleviated without generation of an obtuse-angled portion at the corner.例文帳に追加

その結果、コーナーに鋭角的な部分が発生せずに、素子分離領域５ｂからソース／ドレイン活性層６ｃ１，６ｄ１へと加わる応力が緩和される。 - 特許庁

In a top view, the width of the connection path 22 is set smaller than the sum of those of the gate electrode 15 and the spacer 16 by the element isolation region 12.例文帳に追加

上面からの接続経路２２は、素子分離領域１２によってゲート電極１５及びスペーサ１６を合わせた寸法範囲内の幅となっている。 - 特許庁

In addition, the method comprises the steps of: forming element isolation film consisting of the silicon oxide film including the nitrogen; introducing the heavy hydrogen to the element isolation film; forming the semiconductor device to element region in the semiconductor substrate divided in zone by the element isolation film; and diffusing the heavy hydrogen by heating the semiconductor substrate.例文帳に追加

また、半導体基板に、窒素を含むシリコン酸化膜による素子分離膜を形成し、前記素子分離膜に、重水素を導入し、前記素子分離膜により区画された、前記半導体基板における素子領域に、半導体素子を形成し、前記半導体基板を加熱して、重水素を拡散する。 - 特許庁

After ion implantation is performed for an isolation region which isolates a plurality of elements of a semiconductor board 1, wherein a plurality of elements are formed, the semiconductor board 1 is subjected to heat treatment in non-oxidizing atmosphere of a first heat treatment temperature, and thereby the crystal defects is formed in an isolation region.例文帳に追加

複数の素子が形成される半導体基板１の複数の前記素子同士を分離する素子分離領域にイオン注入を行った後、半導体基板１を第１の熱処理温度の非酸化性雰囲気中で熱処理することにより前記素子分離領域に結晶欠陥を形成する。 - 特許庁

In a nonvolatile semiconductor memory device, a first element isolation insulating layer in a memory cell region is configured by embedding a first oxide film in a first element isolation groove in the memory cell region, and the top surface of the first oxide film exists between the top surface of a semiconductor substrate and the top surface of a first gate electrode.例文帳に追加

不揮発性半導体記憶装置は、メモリセル領域の第１素子分離絶縁層が当該メモリセル領域の第１素子分離溝内に第１の酸化膜を埋め込んで構成され、第１の酸化膜の上面が半導体基板の上面と第１ゲート電極の上面との間に存在するように構成されている。 - 特許庁

To binarize pixels in question so as to control the generation of isolated pixels (S260), to calculate isolation amount of pixels for each plural prescribed regions (S310-S340), to integrate the calculated isolation amount for each of the prescribed region (S351-S354), and to determine the region of the image signal, based on the result of the integration (S400-S800).例文帳に追加

孤立画素の発生を抑制するように注目画素を２値化し（Ｓ２６０）、複数の所定領域毎に画素の孤立量を算出し（Ｓ３１０〜Ｓ３４０）、該算出された孤立量を前記所定領域毎に積分し（Ｓ３５１〜Ｓ３５４）、該積分結果に基づいて前記画像信号の像域を判定する（Ｓ４００〜Ｓ８００）。 - 特許庁

This semiconductor device having high dielectric strength comprises a semiconductor region 2, a diffusion region 6 for contact, a isolation diffusion region 4, a field insulation film 16, a metal electrode 25 electrically connected to the diffusion region 6 for contact and a plurality of plate electrodes 18a, 19a formed under the floating condition.例文帳に追加

半導体領域２と、コンタクト用拡散領域６と、分離拡散領域４と、フィールド絶縁膜１６と、コンタクト用拡散領域６と電気的に接続された金属電極２５と、フローティング状態で形成された複数のプレート電極１８ａ、１９ａとを備えた高耐圧半導体装置である。 - 特許庁

By selecting an impurity concentration of the second selective impurity introduction region 18, the first conductivity type in the region expanded by a lateral impurity diffusion from the first selective impurity introduction region 17 is cancelled to suppress a practical expansion of the element isolation region 16 in a lateral direction.例文帳に追加

第２の選択的不純物導入領域１８の不純物濃度の選定によって第１の選択的不純物導入領域１７からの不純物の横方向拡散による広がり領域における第１導電型の打消しを行って、素子分離領域１６の横方向の実質的広がりを抑制する。 - 特許庁

The isolation region 30 between the analog circuit region 10 and the digital circuit region 20 is constituted so as to comprise heavily doped P^+ type impurity regions 4 and an N type diffusion layer 2, which is formed so as to be apart from the impurity regions 4 and have portions of a P^- type substrate region 1 between the diffusion layer and the impurity regions.例文帳に追加

アナログ回路領域１０とデジタル回路領域２０との間の分離領域３０は、高不純物濃度のＰ^+ 型の不純物領域４と、不純物領域４から離間して間にＰ^- 型基板領域１の部分を有して形成されたＮ型の拡散層２とを具備して構成されている。 - 特許庁

This device is provided with an active region 5 formed on a wafer 1, an isolation region 2 formed on the wafer 1 for isolating the active region 5, and gates 6A and 6B formed in the active region 5 through gate oxide films 7A and 7B, The gate oxide films 7A and 7B are operated as electric fuse.例文帳に追加

半導体基板１に形成された活性領域５と、半導体基板１に形成され、活性領域５を分離する分離領域２と、活性領域５にゲート酸化膜７Ａ、７Ｂを介して形成されたゲート６Ａ、６Ｂとを備え、ゲート酸化膜７Ａ、７Ｂを電気ヒューズとして作用させるようにした。 - 特許庁

For this semiconductor device, a silicon region 4 insulated by an insulating layer 2 and a dielectric isolation region 3 is formed on an SOI substrate 1, a polysilicon resistor 6 is formed via an insulation protective film 5 at the upper part of the silicon region 4, the polysilicon resistor 6 and the silicon region 4 are electrically connected, and the polysilicon resistor 6 is used as a resistor.例文帳に追加

ＳＯＩ基板に絶縁層２や誘電体分離領域３で絶縁されたシリコン領域４を形成し、そのシリコン領域４上部に絶縁保護膜５を介してポリシリコン抵抗６を形成し、そのポリシリコン抵抗６とシリコン領域４を電気的に接続して、ポリシリコン抵抗６を抵抗体として使用する。 - 特許庁

Thus, adverse effects of a crystal defect and ununiform thickness of the SOI caused in the vicinity of a border can be excluded between the SOI region 1 and the non SOI region 5 given onto the inner SOI region 1a of the field insulation layer 2 and the non SOI region 5a at the outside of the field isolation layer 4.例文帳に追加

これにより、ＳＯＩ領域１と非ＳＯＩ領域５の境界近傍に生じる結晶欠陥及びＳＯＩ厚の不均一さがフィールド分離層２の内側のＳＯＩ領域１ａ及びフィールド分離層４の外側の非ＳＯＩ領域５ａに悪影響を与えることを排除できる。 - 特許庁

On the remaining part, except for the intermediate connecting part of the device isolation film forming area between the device region and the ground region, a deep trench for exposing an embedded oxide layer is formed by utilizing an etching-proof film pattern.例文帳に追加

素子領域と接地領域との間の素子分離膜形成領域中間連結部を除外した残余部にエッチング防止膜パターンを利用して埋没酸化層が露出される深いトレンチを形成する。 - 特許庁

A through hole penetrating the silicon substrate 3 from an upper side of the silicon substrate to its backside, is formed in periphery of the element isolation region 6 surrounding the element formation region 5a, and a conductor is embedded to obtain an embedded conductor 9.例文帳に追加

素子形成領域５ａを包囲する素子分離領域６の辺部に上面からシリコン基板３の裏面まで貫通する貫通孔を形成し、内部に導体を埋め込み形成し埋め込み導体９を設ける。 - 特許庁

A first active region 9a and a second active region 9b include central top surfaces 9t of a (100) crystal plane and inclined edge surfaces 9e extending from the central top surfaces 9t to the device isolation layer 14.例文帳に追加

第１活性領域９ａ及び第２活性領域９ｂは（１００）面の中心上面９ｔ及び中心上面９ｔから素子分離膜１４に向けて延びる傾斜エッジ面９ｅを有する。 - 特許庁

Upper surfaces of the complete isolating oxide film 10f and the partial isolation film 10p are higher than the upper surfaces of the SOI layer 3 of the thick film SOI region 101 and the thin film SOI region 102.例文帳に追加

完全分離酸化膜１０ｆ及び部分分離酸化膜１０ｐの上面は厚膜ＳＯＩ領域１０１及び薄膜ＳＯＩ領域１０２におけるＳＯＩ層３の上面よりも高く形成される。 - 特許庁

A height h2 of a gate electrode 11 on an isolation film 6 is made smaller than a height h1 of the gate electrode 11 on an element formation region by leaving a first silicon layer 3 in an element formation region without removing it.例文帳に追加

第１のシリコン層（３）を除去せずに素子形成領域に残すことで、素子分離膜（６）上のゲート電極（１１）の高さｈ２を素子形成領域上のゲート電極（１１）の高さｈ２に比べて低くする。 - 特許庁

The first gate electrode 230 comprises a silicide layer 235 on at least part of a region located on an element isolation film 50, and no silicide layer is in a region sandwiched by the first diffusion layer 226.例文帳に追加

そして第１ゲート電極２３０は、素子分離膜５０上に位置する領域の少なくとも一部にシリサイド層２３５を有しており、かつ第１拡散層２２６に挟まれた領域にはシリサイド層を有していない。 - 特許庁

The gate electrode 9a of an MISFET (Q_1) is formed on the substrate 1 of an active region L, whose circumference is specified by an element isolation groove 2, and extending from one end to the other across the active region L.例文帳に追加

ＭＩＳＦＥＴ（Ｑ_１）のゲート電極９ａは、素子分離溝２によって周囲を規定されたアクティブ領域Ｌの基板１上に形成され、アクティブ領域Ｌを横切ってその一端から他端に延在している。 - 特許庁

The non-toxic region may be a pharmacologically inert substance and is a region such as a layer, a coating, or a shell that provides an isolation barrier between the toxic or potent interior and exterior contact.例文帳に追加

この非毒性領域は、薬理学的に不活性な物質であり得、そして毒性または有効性を有する内部と外部接触との間に隔離バリアを提供する、層、コーティングまたはシェルのような領域であり得る。 - 特許庁

A p+ type impurity region 15a for suppressing the occurrence of a dark current is formed on the top surface of the photodiode portion 15 and the side surface of the photodiode portion 15 which is in contact with the element isolation region 17.例文帳に追加

フォトダイオード部１５の表面上と、フォトダイオード部１５の素子分離領域１７と接する側の側面には、暗電流が発生するのを抑制するためのｐ＋型不純物領域１５ａが形成されている。 - 特許庁

To provide a semiconductor device and its manufacturing method which can prevent the occurrence of a leakage failure between base-collector caused, by etching to a sub-collector region penetrating an external base layer, a trench isolation region (STI) in the etching of via hole on the external base layer.例文帳に追加

外部ベース層上のヴィアホールのエッチングにおいて外部ベース層、トレンチ分離領域（ＳＴＩ）を突き抜けてサブコレクタ領域までエッチングしてしまい、ベース・コレクタ間リーク不良が発生することを防止する。 - 特許庁

The N^+ layer 10 is provided at the left side end part of the element formation region 20 so as to be surrounded by the element isolation region, the P^+ source layer 9, and the P^+ source layer 11 and also provided at the bottom of the P^+ source layer 11.例文帳に追加

Ｎ^＋層１０は、素子分離領域、Ｐ^＋ソース層９、及びＰ^＋ソース層１１に取り囲まれるように素子形成領域２０の左側端部に設けられ、Ｐ^＋ソース層１１の底部にも設けられる。 - 特許庁

After the pad oxide film 2 and the silicon nitride film 3, in such a region as an element isolation region is formed, are removed, the pad oxide film 2 and the silicon nitride film 3 are used as an etching-resistant mask to form a groove part on the silicon substrate 1.例文帳に追加

次に、素子分離領域を形成する領域のパッド酸化膜２及びシリコン窒化膜３を除去した後、パッド酸化膜２及びシリコン窒化膜３を耐エッチングマスクに用いて、シリコン基板１に溝部を形成する。 - 特許庁

To gather holes, potential lower than a drain electrode 006 that is the potential of the channel part of a field effect transistor(FET) is applied to an electrode 004 created outside, and the holes that exist in an isolation region 018 of a substrate adjacent to a channel region 005 is gathered near the electrode.例文帳に追加

ｎ型の導電層を持つＦＥＴの近傍にｐ型のオーミック電極もしくは、ｎ型のショットキー電極を作成し、その電極にＦＥＴのドレイン・ソース電位以下の電位を印加する。 - 特許庁

The solid-state imaging apparatus has a pixel comprising photodiode PDs and pixel transistors Tr11 to Tr14, and Tr2 to Tr4, and a first element isolation region 46 formed of an impurity semiconductor region formed between the adjacent photodiodes.例文帳に追加

フォトダイオードＰＤと画素トランジスタＴｒ１１〜Ｔｒ１４、Ｔｒ２〜Ｔｒ４からなる画素と、隣り合うフォトダイオードの間に形成された不純物半導体領域による第１素子分離領域４６を有する。 - 特許庁