「isolation region」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

An oxide film 110 id deposited on the trench 108 in such a way as to embed the trench 108 in the substrate 100 and the film 110 is removed down to the nitride film layer to form a trench element isolation structure of a field region.例文帳に追加

そして、トレンチ１０８を埋め込むように酸化膜１１０を蒸着し、窒化膜層まで酸化膜１１０を除去してトレンチ素子分離構造のフィールド領域を形成する。 - 特許庁

Consequently, the region isolation film functions as a margin of a formation place for a gate, and formation places for the gate oxide film and gate of the MOS transistor for the high breakdown voltage can be fixed.例文帳に追加

これにより、領域分離膜がゲートの形成場所のマージンとして機能し、高耐圧用ＭＯＳトランジスタのゲート酸化膜とゲートの形成場所を固定することができる。 - 特許庁

An ion implantation processing is carried out, in order to form a doped region having a first conductivity type which is substantially below the isolation structure, by using at least two different implantation energies.例文帳に追加

イオン注入処理が、少なくとも2つの異なる注入エネルギーを用いて分離構造のほぼ下に、第1の型の導電性を有するドープ領域を形成するために実施される。 - 特許庁

To provide a method of manufacturing a semiconductor device which has a trench structure, whereby the junction leak ascribed to a recess formed into a piled Si layer or element isolation region can be prevented.例文帳に追加

トレンチ構造を有し、積み上げシリコン層や素子分離領域に形成される凹部に起因した接合リークの発生を防ぎ得る半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit which is formed in an SOI layer and in which an element isolation region can be formed without deteriorating performance of a transistor, and to provide a method for manufacturing the circuit.例文帳に追加

トランジスタの性能を劣化させることなく素子分離領域を形成することができるＳＯＩ層に形成された半導体集積回路及びその製造方法を提供する。 - 特許庁

To reduce a compressive stress, which is generated in a semiconductor substrate in the vicinity of a grooved element isolation region, and to suppress the generation of a crystal defect.例文帳に追加

溝型素子分離領域近傍の半導体基板に発生する圧縮応力を低減して、結晶欠陥の発生が抑制される半導体装置とその製造方法とを提供する。 - 特許庁

The isolation portion 32 has a holding region 36, made of at least two materials differing in dielectric constant, partially along a circumference of the conduction portion 34 in a longitudinal section.例文帳に追加

絶縁部３２は、縦断面において導電部３４の周囲に沿った一部に、誘電率の異なる少なくとも２種類の材料で構成された保持領域３６を備えている。 - 特許庁

To reduce junction leakage current in a boundary between an element isolation film and a diffusion layer without any increase in area of an element formation region at the time of forming a silicide film on the diffusion layer.例文帳に追加

拡散層上にシリサイド膜を形成する時に、素子形成領域の面積増加なしに、素子分離膜と拡散層の境界部における接合リーク電流を低減する。 - 特許庁

The semiconductor device has an element isolation region 14 formed on an SOI substrate 10, an n-p-n type bipolar transistor 200 and a p-type field-effect type transistor 100.例文帳に追加

半導体装置は、ＳＯＩ基板１０の上に形成された、素子分離領域１４と、ｎｐｎ型のバイポーラトランジスタ２００と、ｐ型の電界効果型トランジスタ１００と、を有する。 - 特許庁

To provide a semiconductor device, as well as, its manufacturing method, which can suppress deterioration in the drain current characteristics caused by increasing the thickness of the gate insulating film near an element isolation region.例文帳に追加

素子分離領域近傍のゲート絶縁膜の膜厚が増すことによるドレイン電流特性の劣化を抑制することのできる半導体装置およびその製造方法を提供する。 - 特許庁

To provide a method of forming an inter-device isolating region, which enables a complete embedding of a trench without a void in inter-device isolation by STI and enables shortening of the processing time.例文帳に追加

ＳＴＩによる素子間分離において、ボイドが無く完全にトレンチを埋め込むことができ、処理時間の短縮化を図ることができる素子間分離領域の形成方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device, in which large stress is not applied to a substrate and which has an element isolation region formed of a buried oxide film where no void is formed.例文帳に追加

基板に大きな応力が加わることがなく、ボイドの形成されない埋め込み酸化膜により形成された素子分離領域を有する半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device and a method of manufacturing the same solving the problem of prior art removing a liner nitride film of an element isolation film in a PMOS (P-channel Metal Oxide Semiconductor) region.例文帳に追加

ＰＭＯＳ領域における素子分離膜のライナー窒化膜の除去を行う従来技術による問題を解決した半導体装置およびその製造方法を提供すること。 - 特許庁

To provide an air gap structure for electrically isolating between an element and a wire of a semiconductor device with which an element isolation region can be formed by a simple method, and to provide a method of forming the structure.例文帳に追加

簡便な方法で素子分離領域を形成できる、半導体装置の素子や配線間を電気的に分離するためのエアギャップ構造体及びその形成方法を提供する。 - 特許庁

To improve impurity concentration distribution of an element isolation region formed at a deep position of a semiconductor substrate or a photoelectric conversion element, by using a commercially available ion implantation device.例文帳に追加

一般的に市販されているイオン注入装置を用いて、半導体基板の深い位置に形成される素子分離領域または光電変換素子の不純物濃度分布を改善する。 - 特許庁

A gate electrode 78 of the transistor is formed on a surface of a semiconductor substrate 62 via an insulating film 75, and then a p-type impurity is ion-implanted to form an element isolation region 65.例文帳に追加

半導体基板６２の表面に絶縁膜７５を介してトランジスタのゲート電極７８を形成し、続いて、ｐ型の不純物をイオン注入して素子分離領域６５を形成する。 - 特許庁

A semiconductor substrate 10 of a P type, for example, includes a P+ type element isolation region 12 adjoining an N--type semiconductor layer 11, and an LOCOS insulating film 13 covering it.例文帳に追加

例えばＰ型の半導体基板１０には、Ｎ−型の半導体層１１と隣接するＰ＋型の素子分離領域１２と、それを覆うＬＯＣＯＳ絶縁膜１３が形成されている。 - 特許庁

An active region 7 for formation of DRAM cells is prescribed by a separation trench 40 formed in a silicon substrate 1, and an isolation insulating film 4 is formed in the separation trench 40.例文帳に追加

ＤＲＡＭセルが形成される活性領域７は、シリコン基板１に形成された分離トレンチ４０により規定され、分離トレンチ４０内には分離絶縁膜４が形成される。 - 特許庁

A contact 6a is formed surrounded by the element isolation insulating layer 6, and an electrode 14 which is connected electrically with the adjacent neutral region 4c via the contact 6a is formed.例文帳に追加

素子分離絶縁層６に周囲を囲まれてコンタクト６ａが形成され、コンタクト６ａを介して近隣の中性領域４ｃと電気的に接続する電極１４が設けられている。 - 特許庁

A deep conduction groove 9a is formed as extending from the upper surface of the interlayer dielectric 8a to a depth of halfway of thickness of the substrate 1SA in a region surrounded by the penetrated isolation part 5.例文帳に追加

その後、貫通分離部５で囲まれた領域内に、層間絶縁膜８ａの上面から基板１ＳＡの厚さの途中深さまで延びる深い導通溝９ａを形成する。 - 特許庁

The semiconductor device includes a semiconductor substrate 9 including a plurality of element regions and an element isolation region 14 defining the element regions, and a semiconductor element formed in one of the element regions.例文帳に追加

複数の素子領域及び当該素子領域を区画する素子分離領域１４を有する半導体基板９と、素子領域に形成された半導体素子とを有する。 - 特許庁

To block a forward leak current caused by a parasitic bipolar and further to effectively prevent a backward leakage current from being generated close to the boundary of a semiconductor wafer and an element isolation region.例文帳に追加

寄生バイポーラによる順方向でのリーク電流を阻止し、さらに、半導体基板と素子分離領域との境界付近で発生する逆方向でのリーク電流を有効に防止する。 - 特許庁

On an SOI type wafer, a shallow trench is formed in a connecting part as one part of a device isolation film-forming area between a device region and a ground area by utilizing an etching-proof film.例文帳に追加

本発明よると、ＳＯＩ型基板に素子領域と接地領域の間の素子分離膜形成領域の一部である連結部にエッチング防止膜を利用して浅いトレンチを形成する。 - 特許庁

The semiconductor device 1000 comprises an isolation region 14, an n-type field effect transistor 100, and an npn-type bipolar transistor 200 fabricated on an SOI substrate 10.例文帳に追加

半導体装置１０００は、ＳＯＩ基板１０の上に形成された、素子分離領域１４と、ｎ型の電界効果型トランジスタ１００と、ｎｐｎ型のバイポーラトランジスタ２００とを有する。 - 特許庁

In the non-volatile semiconductor memory device, a charge accumulation layer is eliminated from element isolation regions and from an insulation region between a memory transistor and a select transistor to prevent electric charges from being injected and accumulated in these regions.例文帳に追加

素子分離領域、及びメモリトランジスタと選択トランジスタとの間の絶縁領域中の電荷蓄積層をなくして同部に電荷が注入または蓄積されないようにする。 - 特許庁

In this solid-state image sensing element, a part between the neighboring picture elements, in particular, a part between light receiving sensor parts 12 which are adjacent to each other in the vertical direction is isolated by an element isolation region 25 having trench structure.例文帳に追加

固体撮像素子において、隣接する画素、特に垂直方向に隣接する受光センサ部１２間がトレンチ構造による素子分離領域２５で分離されて成る。 - 特許庁

In forming a memory cell transistor of a flash memory, an STI 2 (shallow trench isolation) is formed on a silicon substrate 1, and a gate insulating film 5 and a floating gate electrode 4b are stacked and formed on an active region 3.例文帳に追加

フラッシュメモリのメモリセルトランジスタの形成で、シリコン基板１にＳＴＩ２を形成し、活性領域３にはゲート絶縁膜５、フローティングゲート電極４ｂを積層形成する。 - 特許庁

A P^+-type isolation region 4b between a frist transistor Q1 of a driving stage and a second transistor Q2 of an output stage is connected to an output terminal T1 through an auxiliary transistor Qa.例文帳に追加

駆動段の第１のトランジスタＱ1 と出力段の第２のトランジスタＱ2 との間のＰ^+型分離領域４ｂを補助トランジスタＱa を介してに出力端子Ｔ1に接続する。 - 特許庁

To realize a method of forming a grooved element isolation region which can surely prevent generation of junction leakage even when deviation is generated in the alignment for formation of a contact hole.例文帳に追加

コンタクトホールを形成するときに合わせずれが発生した場合であっても、接合リークが発生することを確実に防止し得る溝型素子分離領域の形成方法を提供する。 - 特許庁

To provide a CCD solid-state image sensing element which has high sensitivity and high density picture elements or a very small size by making it possible to form an element isolation region between neighboring picture elements deep in substrate.例文帳に追加

隣接画素間の素子分離領域を基体深部まで形成可能にして、高感度で且つ高密度画素、あるいは超小型化のＣＣＤ固体撮像素子を提供する。 - 特許庁

To provide a manufacturing method for a semiconductor device in which an oxide film of high quality is embedded in a groove-shaped element isolation region without causing distortion or void due to expansion and contraction.例文帳に追加

溝形の素子分離領域に膨脹、収縮による歪みやボイドを発生させることなく高品質の酸化膜を埋め込む半導体装置の製造方法を提供する。 - 特許庁

To attain miniaturization of a nonvolatile semiconductor storage device, eliminating the need for forming a LOCOS isolation region in an impurity diffusion layer that is to serve as a bit line.例文帳に追加

不揮発性の半導体記憶装置において、ビット線となる不純物拡散層の上にＬＯＣＯＳ分離領域を形成する必要をなくして、該装置の微細化を実現できるようにする。 - 特許庁

To provide a manufacturing method of a semiconductor device including the method of embedding an insulation film so as not to generate a void in a shallow trench in the element isolation region of the semiconductor device or the like.例文帳に追加

半導体装置の素子分離領域等における浅い溝に、ボイドが発生しないように絶縁膜を埋め込む方法を含む半導体装置の製造法方法を提供する。 - 特許庁

Further, by embedding the gate electrode in the substrate, a barrier to dark current is arranged between a charge transmission path formed below the gate electrode and a side wall of an element isolation region 12.例文帳に追加

また、ゲート電極を基板内に埋め込むことで、ゲート電極下に形成される電荷転送路と素子分離領域１２の側壁との間に、暗電流に対する防壁を設ける。 - 特許庁

A control gate electrode 14 is formed on an active region partitioned by an element isolation insulating film of a semiconductor substrate 11, made of a silicon via a gate insulating film 13.例文帳に追加

シリコンからなる半導体基板１１の素子分離絶縁膜により区画されてなる活性領域上には、ゲート絶縁膜１３を介してコントロールゲート電極１４が形成されている。 - 特許庁

The dummy metal oxide field effect transistor may be formed simultaneously with a metal oxide semiconductor field effect transistor located over a semiconductor substrate that includes the isolation region.例文帳に追加

ダミー金属酸化物電界効果トランジスタは、分離領域を含む半導体基板の上に配置された金属酸化物半導体電界効果トランジスタと同時に形成することができる。 - 特許庁

A collector layer 3 forming the first island-shaped region is in an electrical floating state, so the collector layer 3 and isolation layer 4 do not operate as a parasitic diode.例文帳に追加

また、第１の島状領域を形成するコレクタ層３は電気的に浮遊な状態になっているため、コレクタ層３およびアイソレーション層４が寄生ダイオードとして動作しない。 - 特許庁

The floating gate electrode 115 and the control gate electrode 116 are formed by etching so that these multilayer films may go direct with the element isolation region 108.例文帳に追加

浮遊ゲート電極１１５及び制御ゲート電極１１６が、これら積層膜を自己整合的にかつ素子分離領域１０８と直行するようにエッチングして形成されている。 - 特許庁

To provide a method of forming an element isolation film of a semiconductor device capable of improving a cycling threshold voltage shift and of preventing an overhang formed in an upper region of a trench.例文帳に追加

サイクリングしきい電圧シフトを改善し、且つトレンチの上部領域に形成されたオーバーハングを防止することが可能な、半導体素子の素子分離膜形成方法の提供。 - 特許庁

To provide a CMOS image sensor that improves its element characteristic by preventing dark current from occurring between the element isolation film and the photo-diode region, and also to provide its manufacturing method.例文帳に追加

素子分離膜とフォトダイオード領域の間の暗電流の発生を防止して、素子の特性を向上させるようにしたＣＭＯＳイメージセンサー及びその製造方法を提供する。 - 特許庁

A gate insulating film 3 is formed on the silicon substrate 1 in a region held by the element isolation film 2, and a polysilicon gate electrode 4 is formed on the gate insulating film 3.例文帳に追加

この素子分離膜２に挟まれた領域のｎ型シリコン基板１上にゲート絶縁膜３が形成され、さらにゲート絶縁膜３上にポリシリコンのゲート電極４が形成される。 - 特許庁

The isolation region D includes a separation-gas supply part 41 for supplying a second separation gas, and a ceiling surface that forms a narrow space through which the second separation gas flows, on the upper part of the susceptor 2.例文帳に追加

分離領域Ｄは、第２分離ガスを供給する分離ガス供給部４１と、第２分離ガスが流れる狭隘な空間をサセプタ２上方に形成する天井面とを含む。 - 特許庁

To provide a manufacturing method of a semiconductor device for preventing short-circuiting failure from being generated in wirings, even in the semiconductor device where polysilicon wirings are formed across a trench isolation region.例文帳に追加

トレンチ分離領域を横切って、ポリシリコン配線が形成される半導体装置であっても、配線のショート不良が発生しない半導体装置の製造方法を提供する。 - 特許庁

In a nonvolatile semiconductor memory device 10, an active region 12 having a first width W1 is separated by an element isolation layer 13 formed on a principal surface of a semiconductor substrate 11.例文帳に追加

不揮発性半導体記憶装置１０では、第１の幅Ｗ１を有する活性領域１２が、半導体基板１１の主面に形成された素子分離層１３で分離されている。 - 特許庁

The trench isolation structure TI includes a trench TR, which passes through an n^- epitaxial layer EP from the main surface of a semiconductor substrate SUB and reaches the p-type impurity region PSR.例文帳に追加

トレンチ分離構造ＴＩは、半導体基板ＳＵＢの主表面からｎ^-エピタキシャル層ＥＰを貫通してｐ型不純物領域ＰＳＲに達するトレンチＴＲを有する。 - 特許庁