「isolation region」に関連した英語例文の一覧と使い方(17ページ目) - Weblio英語例文検索

The gate trench 10a is first formed on a silicon substrate 10, and then, an element isolation region 16a is formed on the silicon substrate 10 where the gate trench 10a is formed.例文帳に追加

まずシリコン基板１０上にゲートトレンチ１０ａを形成し、次いでゲートトレンチ１０ａが形成されたシリコン基板１０上に素子分離領域１６ａを形成する。 - 特許庁

In the part of a semiconductor single-crystalline layer on a silicon semiconductor substrate 2, insulating films 4a, 4b for shallow trench isolation(STI) are formed to isolate an element formed region.例文帳に追加

シリコン半導体基板２上の半導体単結晶層の一部には、素子形成領域を分離するためＳＴＩである絶縁膜４ａ、４ｂが形成されている。 - 特許庁

The semiconductor device includes an element isolation insulating film 14 formed on the surface of a semiconductor substrate to surround an element region on the plane of the semiconductor substrate 11.例文帳に追加

半導体装置は、半導体基板１１の平面において素子領域を囲むように半導体基板の表面に形成された素子分離絶縁膜１４を含む。 - 特許庁

To improve integration density of cells per unit area by enabling to reduce the region of p-n junction and isolation parts and the regions formed of p-type semiconductor of cells.例文帳に追加

ｐｎ接合分離部の領域や、セルのｐ型半導体で構成される領域を小さくできるようにし、単位面積当たりのセルの集積密度を向上させる。 - 特許庁

A device isolation oxide film is etched to form a silicon fin that protrudes, and then a gate electrode and a source/drain region, of which tops are flattened, are formed after a channel region being formed on a sidewall of the silicon fin by means of inclined ion implantation.例文帳に追加

素子分離酸化膜を食刻して突出されたシリコンフィンを形成し、傾斜イオン注入でシリコンフィンの側壁にチャンネル領域を形成したあと上部が平坦化したゲート電極とソース／ドレイン領域を形成する。 - 特許庁

In a method for manufacturing a semiconductor device, a silicon nitride film 112 in which a region corresponding to an element isolation region is opened is used as a mask, and a part of a silicon oxide film 111 and a semiconductor silicon substrate 110 is removed by sequential etching to form a trench 114.例文帳に追加

素子分離領域に対応する領域が開口されたシリコン窒化膜１１２をマスクとしてシリコン酸化膜１１１および半導体シリコン基板１１０の一部を順次エッチングにより除去してトレンチ１４を形成する。 - 特許庁

Consequently, the second gate insulating film is left nearby the device isolation insulating film in the first active region and in the entire second active region, so a divot is not formed or formed in a small size even when formed.例文帳に追加

これにより、第１の活性領域の素子分離絶縁膜近傍、並びに第２の活性領域の全体では、この第２のゲート絶縁膜が残っているため、ディボットが生じることがないか、生じたとしてもサイズが小さくなるのである。 - 特許庁

To accelerate a writing operation and an erasing operation and to reduce power consumption by reducing the resistance of a well region in a semiconductor storage device having well regions partitioned by an element isolation region used as bit lines.例文帳に追加

素子分離領域により区分されたウェル領域をビット線として使用する半導体記憶装置において、ウェル領域を低抵抗化することで書込み動作および消去動作を高速化および低消費電力化する。 - 特許庁

To improve gate breakdown voltage and reliability by relaxing concentration of electric field at a step part formed near a boundary between an active region and a field region trench, and suppressing production of a parasitic MOS in manufacture of a trench element isolation.例文帳に追加

トレンチ素子分離の製造において、アクティブ領域とフィールド領域トレンチの境界付近に生じる段差部への電界集中を緩和し、寄生ＭＯＳの生成を抑制して、ゲート耐圧の向上、信頼性の向上を図る。 - 特許庁

To prevent variations in gate resistance caused by the fact that polysilicon of the gate cannot be extracted because of variations in height of the active region and the element isolation region in a transistor which is fabricated by gate-last process.例文帳に追加

ゲートラストプロセスで作製するトランジスタにおいて、活性領域と素子分離領域の高さばらつきのためゲートのポリシリコンを抜くことができないことにより、ゲートの抵抗にばらつきが生じるのを防ぐことを目的とする。 - 特許庁

Accordingly, a silicon interface state (Qss) in the vicinity of the channel isolation region 29 on the surface of the n-type silicon substrate increases, and holes or minority carriers in the n-type silicon substrate disappear in the region.例文帳に追加

したがって、上記Ｎ型シリコン基板の表面におけるチャネル分離領域２９近傍のシリコン界面準位(Ｑss)が増大し、Ｎ型シリコン基板内の少数キャリアである正孔が上記領域において消滅する。 - 特許庁

A local interconnect 235 extends through the upper isolation layer 204 and connects the field shield to a selected doped semiconductor region of the device (e.g., a source/drain region 211, 212 of a FET or a cathode or anode of a diode).例文帳に追加

ローカル相互接続が、上側絶縁分離層を通って延在しており、デバイスの選択されたドープした半導体領域（例えば、ＦＥＴのソース／ドレイン領域またはダイオードのカソードもしくはアノード）にフィールド・シールドを接続する。 - 特許庁

The semiconductor device having transistors (P1, P10 and P11) formed in an active region (22) which is isolated by a trench isolation region has a prescribed circuit comprising first and second transistors (P10, P11) which require symmetry or relativity characteristics.例文帳に追加

トレンチアイソレーション領域で分離された活性領域(22)に形成されたトランジスタ（P1,P10,P11）を有する半導体装置において、対称的または相対的特性を必要とする第１及び第２のトランジスタ（P10,P11）を含む所定の回路を有する。 - 特許庁

After a capacitive element and a resistance element are formed from the same polycrystal silicon on an active region and on an element isolation region, respectively, a substrate surface is polished by CMP or etch back with being planarized until reaching an intended film thickness of a resistor.例文帳に追加

容量素子をアクティブ領域上、抵抗素子を素子分離領域上に同一の多結晶シリコンで形成した後、ＣＭＰやエッチバック等で、所望の抵抗体の膜厚になるまで、基板表面を平坦化させながら削る。 - 特許庁

The semiconductor device is further provided with an element isolation film 2 for isolating the element region where the MOS capacitor is formed, and the insulating film 3 and the upper electrode 40 are formed on the entire surface of the semiconductor substrate 1 positioned in the element region.例文帳に追加

ＭＯＳキャパシタが形成されている素子領域を分離する素子分離膜２を更に具備し、絶縁膜３及び上部電極４０は、素子領域内に位置する半導体基板１の全面に形成されている。 - 特許庁

In such a region as the wiring layer 18 connected with a drain electrode 16 intersects the upper surface of the isolation region 4, a conduction plate 24 of ground potential and a conduction plate 25 under floating state are formed under the wiring layer 18.例文帳に追加

ドレイン電極１６と接続する配線層１８が分離領域４上面を交差する領域では、配線層１８の下方に接地電位の導電プレート２４とフローティング状態の導電プレート２５とが形成されている。 - 特許庁

A nitrogen diffusion region 14 with nitrogen ions introduced thereinto is formed apart from the element isolation region 13 at an interval at the upper part of at least the drain diffusion layer 18 in the drain diffusion layer 18 and source diffusion layer 18.例文帳に追加

ドレイン拡散層１８及びソース拡散層１８のうちの少なくともドレイン拡散層１８の上部には、窒素イオンが導入された窒素拡散領域１４が素子分離領域１３と間隔をおいて形成されている。 - 特許庁

In a process of previously protecting the device formation region with a thin protective film 10 upon forming a shallow trench portion 20 serving as a device isolation region in the semiconductor substrate 1, the protective film 10 comprises a harder material than a nitrided film (Si_3N_4).例文帳に追加

半導体基板１に素子分離領域となる浅溝部２０を形成する際に、素子形成領域をあらかじめ薄膜の保護膜１０で保護する工程において、保護膜１０は窒化膜（Ｓｉ_３Ｎ_４）よりも硬い材料からなる。 - 特許庁

The semiconductor device comprises an Si substrate 1 having a trench isolation structure which is formed on an isolation region where a main surface is divided into a plurality of element regions A1 to A3, wherein an epitaxial layer is selectively grown on the element regions A2, A3.例文帳に追加

本発明の半導体装置は、主面を複数の素子領域Ａ１〜Ａ３に区分する分離領域に形成されたトレンチ分離構造を有するＳｉ基板１を備え、素子領域Ａ２、Ａ３にはエピタキシャル層が選択的に成長させられている。 - 特許庁

To provide a manufacturing method of a semiconductor device, which can secure a gate work margin and can suppress the fluctuations of transistor characteristic by reducing the drop of a trench end part in the semiconductor device, where an element isolation region by means of STI(shallow trench isolation) is formed.例文帳に追加

ＳＴＩによる素子分離領域が形成された半導体装置において、トレンチ端部の落ち込みを低減することにより、ゲート加工マージンを確保でき、また、トランジスタ特性の変動を抑制できる半導体装置の製造方法を提供する。 - 特許庁

In the silicon substrate 1 having a trench device-isolation region, a trench 3 which spreads from the surface to inside the silicon substrate 1 is formed, and a trench device-isolation insulator 5 is filled inside the trench 3 through a liner oxide 4 formed on an inner wall of the trench 4.例文帳に追加

トレンチ素子分離領域を有するシリコン基板１において、表面からシリコン基板１内部に延在するトレンチ３が形成され、トレンチ３の内壁に形成したライナー酸化膜４を介してトレンチ素子分離絶縁物５がトレンチ３内に充填される。 - 特許庁

After side walls 6 are formed on both sides of the groove 4 formed in the element isolation region R1 and, at the same time, a thermally oxidized film 7 is formed on the bottom of the groove 4, an inversion preventing electrode 9 embedded in the groove 4 is formed and an inversion preventing layer is formed in the element isolation region R1 by applying a negative voltage upon the electrode 9.例文帳に追加

素子分離領域Ｒ１に形成された溝４の側壁にサイドウォール６を形成するとともに、溝４の底に熱酸化膜７を形成した後、溝４に埋め込まれた反転防止用電極９を形成し、反転防止用電極９に負の電圧を印加することにより、素子分離領域Ｒ１に反転防止層を形成する。 - 特許庁

The contact hole which is formed in an interlayer insulating film 36 covering a MOS type transistor and a trench isolation structure 41 extends to a part of the source/drain region 34 and a part of the trench isolation structure 41 of the MOS type transistor, and an electrode plug 49 for contact which is in contact with the source/drain region 34 is formed in an aperture part of the contact hole.例文帳に追加

ＭＯＳ型トランジスタおよびトレンチ分離構造４１を覆う層間絶縁膜３６中に形成されたコンタクトホールが、ＭＯＳ型トランジスタのソース・ドレイン領域３４の一部およびトレンチ分離構造４１の一部に達し、その開口部内にソース・ドレイン領域３４に接触するコンタクト用電極プラグ４９が形成されている。 - 特許庁

The p-type MOS transistor has an active region STP surrounded by an element isolation region 3, where a width Xb in the longitudinal direction of a gate in a contact not-forming region Wb is narrower than a width Xa in the longitudinal direction of the gate on a contact forming region Wa with a contact plug 10a formed in the breadthwise direction of the gate.例文帳に追加

Ｐ型ＭＯＳトランジスタは、素子分離領域３に囲まれた活性領域ＳＴＰが、ゲート幅方向において、コンタクトプラグ１０ａが形成されるコンタクト形成領域Ｗａにおけるゲート長方向の幅Ｘａに比べて、非コンタクト形成領域Ｗｂにおけるゲート長方向の幅Ｘｂが狭くなっている。 - 特許庁

A first insulated separation film 5a which partitions an active region and a second insulation isolating film 5b which is thinner than the first insulation isolating film 5a and separates the active region into a first active region 6 and a second active region 7 as element isolation layers made of LOCOS are formed on the major surface S of a p-type silicon substrate 1.例文帳に追加

Ｐ型シリコン基板１の主表面ＳにＬＯＣＯＳからなる素子分離層として、活性領域を区画する第１の絶縁分離膜５ａと、この第１の絶縁分離膜５ａよりも厚さが薄く、且つ、活性領域を第１の活性領域６と第２の活性領域７とに分離する第２の絶縁分離膜５ｂを形成する。 - 特許庁

The semiconductor memory is provided with a semiconductor substrate, an element region arranged on an upper part of the semiconductor substrate, an element isolation region arranged between the adjacent element regions, one or more electrically rewritable memory cell transistors arranged in the element region, and two selective transistors holding the memory cell transistor there between arranged in the element region.例文帳に追加

半導体記憶装置は、半導体基板と、半導体基板の上部に配置された素子領域と、隣接する素子領域の間に配置された素子分離領域と、素子領域に配置された、電気的に書き換え可能な１つ以上のメモリセルトランジスタと、素子領域に配置された、メモリセルトランジスタを挟み込む２つの選択トランジスタとを具備する。 - 特許庁

The semiconductor device having a trench isolation structure is constituted by forming at least one well region and an MOS type transistor at the high power supply voltage circuit part, and a carrier capturing region composed of a silicon region whose crystallinity is broken by argon ion implantation of high energy or the like and a region into which heavy metal such as gold is implanted is formed and disposed at an end of a well region so as to prevent a latch-up.例文帳に追加

トレンチ分離構造を有する半導体装置において、高電源電圧回路部には少なくとも一つのウエル領域とＭＯＳ型トランジスタが形成されて成り、ウエル領域の端部にラッチアップを防止するために高エネルギーのアルゴンイオン注入などにより結晶性を破壊されたシリコン領域や、金などの重金属を注入した領域からなるキャリア捕獲領域を形成し、配置する。 - 特許庁

To enable to reduce a stress effect undergoing from an element isolation film by an element formation region by a dummy pattern provided to flatten the front surface of a substrate in which the element isolation film is formed, and to enable to improve the operating characteristic of the element by controlling positively the stress effect.例文帳に追加

素子分離膜が形成された基板表面の平坦化を図るために設けるダミーパターンによって、素子形成領域が素子分離膜から受ける応力効果を低減できるようにし、また、応力効果を積極的に制御して素子の動作特性を向上できるようにする。 - 特許庁

In the semiconductor device provided with element isolation insulation films which have different depths depending on the locations where they are formed, the decline in the impurity concentration in the semiconductor substrate below the element isolation insulation films can be suppressed by forming a plurality of channel cut layers in the depth direction in one active region.例文帳に追加

形成された場所によって異なる深さを有する素子分離絶縁膜を備えた半導体装置において、一つの活性領域に、深さ方向に複数のチャネルカット層を形成することによって、素子分離絶縁膜下の半導体基板中の濃度の低下を抑制する。 - 特許庁

Then a channel stop is injected with energy such that it passes through a partial isolation oxide film PT11 to form a peak of an impurity profile within an SOI layer 3, and a channel stop layer N1 is formed within the SOI layer 3 under the partial isolation oxide film PT11, i.e., in a separated region.例文帳に追加

そして、部分分離酸化膜ＰＴ１１を通過してＳＯＩ層３内で不純物プロファイルのピークが形成されるエネルギーでチャネルストップ注入を行い、部分分離酸化膜ＰＴ１１の下部のＳＯＩ層３内、すなわち分離領域にチャネルストップ層Ｎ１を形成する。 - 特許庁

In an SOI layer 99 of an SOI substrate 100 having a buried oxide film 102, a first insulating isolation trench 109 is formed deep enough to reach the buried oxide film 102, and the IGBT is formed in an element region 103 insulated and isolated while enclosed with the first insulating isolation trench 109.例文帳に追加

埋め込み酸化膜１０２を有するＳＯＩ基板１００のＳＯＩ層９９に、埋め込み酸化膜１０２に達する深さまで第１絶縁分離トレンチ１０９を形成し、第１絶縁分離トレンチ１０９に取り囲まれて絶縁分離された素子領域１０３にＩＧＢＴを形成する。 - 特許庁

A rear surface electrode 4 is formed (e) for each photoelectric conversion element with two isolation grooves 21a, 21b by irradiating an isolation region with a laser beam LB from the side of a glass substrate 1 and then removing a semiconductor film 13 and a rear surface electrode film (ZnO film 14a/Al film 14b).例文帳に追加

ガラス基板１側からレーザビームＬＢを分離領域に照射し、半導体膜１３及び裏面電極膜（ＺｎＯ膜１４ａ／Ａｌ膜１４ｂ）を除去して２本の分離溝２１ａ，２１ｂにより各光電変換素子毎の背面電極４を形成する（ｅ）。 - 特許庁

To obtain a semiconductor device manufacturing system which can make with LOCOS the element isolation films, that is, the size of an active region to be fixed for each semiconductor substrate to be manufactured in formation of an element isolation film on a semiconductor substrate, whereon a flash memory is formed.例文帳に追加

フラッシュメモリが形成される半導体基板上に素子分離膜をロコスで形成する場合において、素子分離膜間の距離、すなわち活性領域の寸法を製造される半導体基板ごとに一定にさせることが可能な半導体装置製造システムを得ること。 - 特許庁

The bit line backing region S1 comprises bit line contact regions 9a including a part of the bit line diffusion layers 2 and having contacts 6, and a bit line contact isolation region 9b of the same conductive type as the substrate 1 interposed between the bit line contact regions 9a.例文帳に追加

ビット線裏打ち領域Ｓ１は、ビット線拡散層２の一部を含みコンタクト６を設けるビット線コンタクト領域９ａと、ビット線コンタクト領域９ａに挟まれ基板１と同一導電型のビット線コンタクト分離領域９ｂとを備える。 - 特許庁

An insulating side wall spacer 50 is formed on an side surface of the step formed between an upper surface of an element region and an upper surface of the trench isolation structure 41, and blocks a current leakage path between the source/drain region 34 and the electrode plug 49.例文帳に追加

素子領域の上面とトレンチ分離構造４１の上面との間に形成された段差の側面に絶縁性サイドウォールスペーサ５０が形成され、ソース／ドレイン領域３４と電極プラグ４９との間の電流リークパスを遮断している。 - 特許庁

By arranging in the longitudinal direction an isolation wall 3 separating a coolant flow path at the boundary between the core fuel region and the blanket region, a proper coolant flow distribution according to the heat rate in the two regions can be attained.例文帳に追加

炉心燃料領域とブランケット燃料領域との間の境界に冷却材流路を分割する隔壁３を長手方向に配設することにより、２つの領域の発熱量に応じた適切な冷却材流量配分とすることができる。 - 特許庁

A gate electrode 104a is formed on an active region of a semiconductor substrate 101, and a gate interconnect line 104b, consisting of the same material as the gate electrode 104a, is formed on an element isolation insulating film 102 surrounding the active region simultaneously.例文帳に追加

半導体基板１０１の活性領域上にゲート電極１０４ａを形成すると共に、該活性領域を囲む素子分離絶縁膜１０２上に、ゲート電極１０４ａと同一材料からなるゲート配線１０４ｂを形成する。 - 特許庁

For forming a plurality of semiconductor elements over an insulating surface, in one continuous semiconductor layer, an element region serving as a semiconductor element and an element isolation region having high resistance and a function to electrically isolate element regions from each other are formed.例文帳に追加

絶縁表面上に複数の半導体素子を形成するために、連続した半導体層中に半導体素子として機能する素子領域と、抵抗が高く素子領域間を電気的に分離する機能を有する素子分離領域を形成する。 - 特許庁

A separation groove 7 whose sidwall makes an acute angle of θ a with the surface of an n-type matrix 1 is formed on a isolation area of the surface of the n-type matrix 1 by etching, and a p-type diffusion region (emitting part) 5, etc., is formed on an LED array formation region.例文帳に追加

ｎ型基材１表面の分離領域に、エッチングにより、側壁がｎ型基材１表面に対し鋭角θａをなす分離溝７を形成し、またＬＥＤアレイ形成領域に、ｐ型拡散領域（発光部）５等を形成する。 - 特許庁

Reducing a coupling amount between the filters due to the parasitic capacitance formed between the input pad part 5 of the transmission side filter region 12 and the output pad part 8 of the reception filter region 13 can considerably improve the isolation characteristics.例文帳に追加

送信側フィルタ領域12の入力パッド部５および受信側フィルタ領域13の出力パッド部８間に形成されていた寄生容量による各フィルタ間の結合量を小さくすることにより、アイソレーション特性を大幅に改善することができる。 - 特許庁

The semiconductor device includes a semiconductor substrate 1 including a plurality of device regions and a device isolation region 13 defining the device regions, and a MOS transistor formed on a semiconductor substrate major surface and having a source/drain region 11 and a gate 12.例文帳に追加

複数の素子領域及びこれらを区画する素子分離領域１３を有するシリコンなどの半導体基板１と、半導体基板主面に形成されたソース／ドレイン領域１１及びゲート１２を有するＭＯＳトランジスタとを具備している。 - 特許庁

In the isolation wall 14, a p-type semiconductor wall 141 and an insulator wall 142 are arranged in this order in a direction from a first light receiving region of the first light receiving element 12 to a second light receiving region of the second light receiving element 13.例文帳に追加

この分離壁１４は、第１の受光素子部１２の第１の受光領域から第２の受光素子部１３の第２の受光領域に至る方向にＰ型半導体壁１４１と絶縁体壁１４２とをこの順に配設している。 - 特許庁

In a P-channel MOS transistor 50 having an SOI structure, an element formation region 20 the surrounding of which is isolated by an element isolation region is provided with a gate electrode 7, a P^+ drain layer 8, a P^+ source layer 9, a P^+ source layer 11, and an N^+ layer 10.例文帳に追加

ＳＯＩ構造Ｐｃｈ ＭＯＳトランジスタ５０は、周囲を素子分離領域で分離された素子形成領域２０に、ゲート電極７、Ｐ^＋ドレイン層８、Ｐ^＋ソース層９、Ｐ^＋ソース層１１、及びＮ^＋層１０が設けられる。 - 特許庁

At least one of the terminal electrodes forms a branched terminal electrode provided with an electrode region spatially branched via an isolation region extending along an elongating direction of each terminal electrode.例文帳に追加

第１の基板上の端子電極群の少なくとも一つの端子電極はその端子電極群の配列方向と交差する方向に沿った分離領域を介して空間的に分岐された電極領域を備えた分岐型端子電極を形成している。 - 特許庁

To avoid the oscillation of a structure due to a wind load etc., and effectively realize a base isolation function at the time of the occurrence of an earthquake, moreover optionally set the behavior of an elastic region, a yield load, and a plastic region, etc., by simple constitution.例文帳に追加

簡易な構成で、構造物が風荷重等により揺動するのを回避すると共に、地震発生時には効果的に免震機能を果たすことができ、而も弾性域、降伏荷重、塑性域等の挙動を任意に設定できるようにする。 - 特許庁