「isolation region」に関連した英語例文の一覧と使い方(21ページ目) - Weblio英語例文検索

Consequently, when reverse static electricity surge is applied, a uniform p-type inversion layer IP is formed in an isolation region between the impurity diffusion regions 12, 13 and local avalanche breakdown phenomenon is not generated.例文帳に追加

これにより、逆方向の静電気サージが印加された時、不純物拡散領域１２，１３間の分離領域に均一なＰ型反転層ＩＰが形成され、局所的な雪崩降伏現象が生じない。 - 特許庁

When this takes place, the second electroconductive layer 8 is left so as to cover only a portion equivalent onto an nMOS region 2b following a shape of the resist mask 9 and alienate on an element isolation structure 4 from a first electroconductive layer 5.例文帳に追加

このとき、レジストマスク９の形状に倣ってｎＭＯＳ領域２ｂ上に相当する部分のみを覆い、第１の導電層５から素子分離構造４上で離間するように、第２の導電層８が残存する。 - 特許庁

Then, the silicon nitride film 3 is removed, the USG film 7 and LTO film 8 are removed by etching by the use of the same etchant, by which a less rugged element isolation region of shallow trench structure can be formed.例文帳に追加

次に、シリコン窒化膜３を除去した後、同一のエッチング剤を用いて、ＵＳＧ膜７及びＬＴＯ膜８をエッチング除去することにより、段差の少ないシャロウトレンチ構造の素子分離領域を形成する。 - 特許庁

The charge storage film includes a charge film formed on the active region and having predetermined charge trap characteristics, and an altered charge film formed on the element isolation insulating film and having charge trap characteristics inferior to those of the charge film.例文帳に追加

電荷蓄積膜は、活性領域上に形成され所定の電荷トラップ特性を有するチャージ膜と、素子分離絶縁膜上に形成されチャージ膜よりも電荷トラップ特性の劣る変質チャージ膜とを備える。 - 特許庁

Thus, this pull-up transistor array can output a signal of high voltage and high current, an element isolation region is not required between the double diffusion transistors, and therefore an element can be integrated highly.例文帳に追加

これによって、このプルアップトランジスタアレイは高電圧及び高電流の信号を出力することができ、二重拡散トランジスタの間に素子分離領域が要求されないので、素子を高集積化することができる。 - 特許庁

Also, since a reproduced signal caused when the light spot crosses the isolation pit region I_p can be distinguished from other reproduced signals, a signal waveform of the reproduced signal caused by a plurality of light spots can be comprehended clearly.例文帳に追加

また、孤立ピット領域Ｉ_ｐを光スポットが通過するときに発生する再生信号は、他の再生信号から区別し得るので、複数の光スポットに由来する再生信号の信号波形が明確に把握できる。 - 特許庁

Then, the photoresist layer is removed, and a field oxidizing process is advanced, so that a field oxide film can be formed at the lower side of the field oxide mask layer on the surface of the exposed semiconductor substrate and the isolation region.例文帳に追加

そして、フォトレジスト層を除去し、フィールド酸化工程を進行することにより、露出された半導体基板の表面と分離領域上において、フィールド酸化マスク層の下側にフィールド酸化膜が形成される。 - 特許庁

To suppress the reverse narrow channel effect so that the variation of the element isolation width may not directly cause the variation of the p-type region depth.例文帳に追加

素子分離幅のばらつきが、そのままｐ型不純物領域深さのばらつきを生じさせることがないように、逆狭チャネル効果を抑制することが可能な半導体集積回路装置の製造方法を提供すること。 - 特許庁

To improve read out characteristic of pixels and inhibit dark current by optimization of a pattern of an element isolation region and an angle of impurity injection, and by controlling an ion implantation amount depending on an implantation position.例文帳に追加

素子分離領域のパターンと不純物注入の角度を最適化し、イオン注入量を注入場所に応じて制御することにより、画素の読み出し特性を改善しかつ暗電流を抑制する。 - 特許庁

This is obtained in a manner where a conductive film of the same component with a gate electrode is formed on a grooved element isolation region, and a primary diffracted light which does not interfere with reflected light from the conductive film 4 is extracted.例文帳に追加

これは、溝型素子分離領域上に、ゲート電極と同一構成の導電膜を形成することで得られ、導電膜４からの反射光に対して干渉のない１次回折光を取り出すようにする。 - 特許庁

After forming a MOS transistor 12 on a p-type silicon substrate 3 on which an element isolation region 4 is formed, 1st to 3rd interlayer insulating films 13-15 and an etching stopper film 16 are laminated on the substrate 3.例文帳に追加

素子分離領域４を形成したｐ型シリコン基板３上にＭＯＳトランジスタ１２を形成した後、基板３上に第１〜第３の層間絶縁膜１３〜１５およびエッチングストッパー膜１６を積層する。 - 特許庁

The process for forming a trench isolation region comprises a step for performing annealing in NO atmosphere at 850°C for about 30 min after a rounding oxide film is formed, wherein the interface level of the rounding oxide film is reduced through doping of N.例文帳に追加

この界面準位は、その後に形成するトランジスタのＰＮ接合と接するため、界面準位を介した逆バイアス時の接合リークを発生させ、電荷保持特性などの特性劣化の原因となっていた。 - 特許庁

A gate electrode of a pass transistor Q1 of NMOS composition (floating gate electrode) and a body region are connected electrically, and a drain of an isolation transistor Q2 of NMOS composition is connected to the gate electrode of the pass transistor Q1.例文帳に追加

ＮＭＯＳ構成のパストランジスタＱ１のゲート電極（フローティングゲート電極）とボディ領域とを電気的に接続し、パストランジスタＱ１のゲート電極にＮＭＯＳ構成の分離トランジスタＱ２のドレインを接続する。 - 特許庁

The isolation region D includes a separation-gas supply part 41 for supplying a second separation gas, and a ceiling surface that forms a narrow space through which the second separation gas flows in both directions with respect to a rotation direction, on the susceptor 2.例文帳に追加

分離領域Ｄは、第２分離ガスを供給する分離ガス供給部４１と、第２分離ガスが回転方向に対し両方向に流れる狭隘な空間をサセプタ２上に形成する天井面とを含む。 - 特許庁

The optical semiconductor device 300 has a face-emission semiconductor laser element 320 and a photodiode 324 integrated and formed around the laser element through an element isolation region 322 on an n-GaAs substrate 301.例文帳に追加

本光半導体装置３００は、ｎ−ＧａＡｓ基板３０１上に、面発光半導体レーザ素子３２０と、素子分離領域３２２を介してレーザ素子の周りに集積して設けられたフォトダイオード３２４とを備える。 - 特許庁

Trenches of a block isolation region 22 are formed to reach a semiinsulating buffer layer 12 arranged lower than the active layer 14 thus forming unit blocks isolated electrically while having a plurality of LEDs, respectively.例文帳に追加

そして、活性層１４より下層に配置された半絶縁性のバッファ層１２まで達するブロック分離領域２２の溝を形成して、個々に複数のＬＥＤを有して電気的に分離した単位ブロックを形成する。 - 特許庁

The (111) plane of the substrate including any point on the interface between the second epitaxial crystal layer and the substrate is surrounded by the element isolation insulating film in a region deeper than the second epitaxial crystal layer.例文帳に追加

前記第２のエピタキシャル結晶層と前記基板との界面上の任意の点を含む前記基板の（１１１）面は、前記第２のエピタキシャル結晶層よりも深い領域で前記素子分離絶縁膜に囲まれる。 - 特許庁

To provide a method of forming a device isolation film in a semiconductor device in which a performance of a device is improved by making a constant ion concentration distribution of a region where ions for controlling a threshold voltage are implanted.例文帳に追加

しきい値電圧調節のためのイオンが注入された領域のイオン濃度分布を一定にして素子の性能を向上させることを可能にする半導体素子の素子分離膜製造方法を提供する。 - 特許庁

The element isolation region is formed by selective addition of an impurity element of at least one or more kinds of oxygen, nitrogen, and carbon to electrically isolate elements from each other in one continuous semiconductor layer.例文帳に追加

素子分離領域は、連続した半導体層において、素子間を電気的に分離するために、選択的に酸素、窒素、及び炭素のうち少なくとも一種以上の不純物元素を添加して形成する。 - 特許庁

To obtain a process for fabricating a solid state imaging device in which defects occurring in an isolation region can be reduced sharply and a photodiode can be formed while self-aligned with a gate electrode.例文帳に追加

素子分離領域に発生する欠陥を大幅に低減することが可能となり、かつ、ゲート電極に対してセルフアラインでフォトダイオードを形成することができる、固体撮像装置の製造方法を実現する。 - 特許庁

First conductivity type impurity ions are then implanted using the first mask again and a first well is formed to overlay a part of the first well isolation region 104 in the semiconductor substrate 100.例文帳に追加

第１マスクが再び用いられ、第１導電型の不純物イオンが注入され、半導体基板１００内の第１ウェル隔離領域１０４の一部上にオーバーレイされるように第１ウェルが形成される。 - 特許庁

Under these circumstances, Japan worked vigorously toward the realization of cooperation in the Asia-Pacific region, seeing it as opportunities for dialogue with the United States, while seeking to avoid isolation from the world economy and promoting cooperation with Asia.例文帳に追加

こうした情勢を受け、我が国は、日米対話の機会とし、世界経済からの孤立を防ぎアジアとの協力を進めるため、アジア太平洋地域での協力の実現に向け積極的な働きかけを行った。 - 経済産業省

An oxide film on a p^+-type diffusion layer to be formed as an element isolation region of a photodiode is removed by etching, the p^+-type diffusion layer is connected by contact electrodes to a light-shielding metal film of a peripheral upper layer of the photodiode.例文帳に追加

フォトダイオードの素子分離領域となるＰ＋型拡散層の上の酸化膜をエッチングで取り除き、Ｐ＋型拡散層と、フォトダイオードの周囲上層の金属遮光膜とをコンタクト電極により接続する。 - 特許庁

A semiconductor element includes: semiconductor layers 203 and 204 formed on a semiconductor substrate 201 to provide an active region and having a recessed part formed at the lower end of a sidewall; a first insulating film 202A for element isolation; and a second insulating film 206 for element isolation formed on the sidewall of the first insulating film 202 and the semiconductor layers 203 and 204.例文帳に追加

半導体素子は、半導体基板２０１上に形成されて活性領域を提供し、側壁下部端に凹部が形成された半導体層２０３、２０４と、素子分離用の第１の絶縁膜２０２Ａと、第１の絶縁膜２０２及び半導体層２０３、２０４の側壁に形成された素子分離用の第２の絶縁膜２０６とを備えている。 - 特許庁

To provide a highly reliable non-volatile semiconductor memory device capable of improving the inversion pressure resistance of a field transistor and the pressure resistance of an insulating film between a floating gate and a control gate, by protecting an element isolation region or producing method for non-volatile semiconductor memory device capable of improving throughput by protecting element isolation without using a lithography process.例文帳に追加

素子分離領域を保護することにより、フィールドトランジスタの反転耐圧及び浮遊ゲート・制御ゲート間絶縁膜の耐圧を向上出来る、高信頼性の不揮発性半導体記憶装置、またはリソグラフィ工程を用いずに素子分離を保護することで、スループットを向上できる不揮発性半導体記憶装置の製造方法を提供すること。 - 特許庁

This semiconductor device includes: a substrate having a trench that defines an active region; an element isolation film buried in the trench; a pro-oxidant region formed at an upper corner portion of the trench to enhance oxidation at the upper corner portion of the trench when a gate insulating film is grown on the active region; and a gate conductive film formed on the gate insulating film.例文帳に追加

本発明の半導体素子は、活性領域を画定するトレンチが形成された基板と、該トレンチに埋め込まれた素子分離膜と、前記活性領域上にゲート絶縁膜の成長時に前記トレンチの上部縁部位での酸化を促進するために前記トレンチの上部縁部位に形成された酸化促進領域と、ゲート絶縁膜上に形成されたゲート導電膜と、を備える。 - 特許庁

This method of manufacturing a semiconductor device comprises a step of ion-implanting impurities into a trench formation region 10 on the main surface of a silicon substrate 1, a step of forming trenches 5a-5c, by etching the trench formation region 10 so as to ion-implant the impurities, and to embed the trenches 5a-5c, to form an element isolation insulating region 7.例文帳に追加

この半導体装置の製造方法は、シリコン基板１の主表面のトレンチ形成領域１０に不純物をイオン注入する工程と、その不純物がイオン注入されたトレンチ形成領域１０をエッチングすることによってトレンチ５ａ〜５ｃを形成する工程と、トレンチ５ａ〜５ｃを埋め込むように素子分離絶縁膜７を形成する工程とを備えている。 - 特許庁

The imaging apparatus (CMOS image sensor) comprises: a p-type silicon substrate 10; a gate insulating film 11; three gate electrodes, that is, a transfer gate electrode 12, a multiplication gate electrode 13 and a read-out gate electrode 14; a photodiode portion (PD) 15; a floating diffusion region 16 made of an n-type impurity region; and an element isolation region 17.例文帳に追加

この撮像装置（ＣＭＯＳイメージセンサ）は、ｐ型シリコン基板１０と、ゲート絶縁膜１１と、１つの転送ゲート電極１２、１つの増倍ゲート電極１３および１つの読出ゲート電極１４の３つのゲート電極と、フォトダイオード部（ＰＤ）１５と、ｎ型不純物領域からなるフローティングディフュージョン領域１６と、素子分離領域１７とにより構成されている。 - 特許庁

To provide a method of fabricating a flash memory element capable of improving a difference in an EFH caused by the protrusions of an element isolation layer in each of a high voltage transistor region and a low voltage transistor/cell region, between these regions to ensure the stability of processes thereby promoting the reliability of the element.例文帳に追加

高電圧トランジスター領域及び低電圧トランジスター／セル領域それぞれの素子隔離膜の突出部によってこれらの領域の間に誘発されるＥＦＨ差を改善させて工程の安定性を確保し、素子の信頼性を向上させることが可能なフラッシュメモリ素子の製造方法を提供する。 - 特許庁

The semiconductor device comprises the metal fuses 11 formed in the fuse region formed above the element isolation region of a semiconductor substrate, and the polysilicon wiring 16 which are located in a lower layer than the metal fuses and are arranged along the sides of the metal fuses when viewed in top view and which are hardly blown by laser light which is irradiated to bow the metal fuses.例文帳に追加

半導体基板の素子分離領域の上方に設定されるヒューズ領域に形成されたメタルヒューズ１１と、メタルヒューズより下層側で平面的に見てメタルヒューズの側方に沿って配置され、メタルヒューズをブローする際に照射されるレーザー光ではブローし難いポリシリコンからなる配線１６とを具備する。 - 特許庁

The other means is to have the first spacer removed and replaced with a second spacer 48 which has a width smaller than that of the first one, and a new silicon source/drain region 60 formed under a self-aligned isolation region 56 by lateral selective full overgrowth, by using the newly exposed silicon/ledge 46 as a seed.例文帳に追加

第２に、第１のスペーサを除去し、第１のスペーサの横幅より狭い横幅を有する第２のスペーサ４８で置き換え、横方向選択エピタキシャル全面成長を用い新たに露出したシリコン・レッジ４６をシードとして用い自己整合した分離領域５６下に新たなシリコンのソース／ドレイン領域６０を成長させる。 - 特許庁

The semiconductor device is provided with a transistor region 3 subjected to element isolation by a first DTI 2 formed on a semiconductor substrate 1; and an inductor region 5 formed on a second DTI 4, a silicon oxide film 6 and a polysilicon 7 are filled in the first DTI, and the silicon oxide film 6 is filled in the second DTI.例文帳に追加

半導体基板１に形成された第１のＤＴＩ２により素子分離されたトランジスタ領域３と、第２のＤＴＩ４上に形成されたインダクタ領域５を備え、前記第１のＤＴＩ内をシリコン酸化膜６とポリシリコン７により充填し、前記第２のＤＴＩ内はシリコン酸化膜６により充填している。 - 特許庁

To provide a fabrication process of a semiconductor device which forms a tensile stress film and a compressive stress film, respectively, in an NMOS formation region and a PMOS formation region without causing such a problem as formation of a recess in an isolation portion or etching residue, and to provide a semiconductor device.例文帳に追加

素子分離部への凹部の形成やエッチング残りなどの問題を生じることなく、ＮＭＯＳ形成領域およびＰＭＯＳ形成領域にそれぞれ引張り応力膜および圧縮応力膜を選択的に形成することができる、半導体装置の製造方法および半導体装置を提供する。 - 特許庁

To provide a method of forming an isolation film of a semiconductor device wherein threshold voltage characteristics of cells can be improved by prohibiting the moat phenomenon that can be generated at the interface between an inactive region and an active region, and wherein the reliability of the resulting semiconductor devices can be improved through secured characteristics of a stabilized transistor by improving threshold voltage characteristics of cells.例文帳に追加

非活性領域と活性領域間の界面に発生するおそれのあるモウト現象を改善してセルのしきい値電圧特性を向上させ、これにより安定したトランジスタの特性を確保して半導体素子の信頼性を増大させる半導体素子の素子分離膜形成方法を提供する。 - 特許庁

In a method of isolating an SOI transistor, by forming a trench and filling up the trench with an insulating film, there are provided a completely isolated region 157b where a trench is cut, until it reaches a ground insulating film and a partial isolation region 157a which is cut so as not to reach to the ground insulating film, leaving an SOI layer uncut.例文帳に追加

トレンチ形成及びトレンチへの絶縁膜の埋め込みによりＳＯＩトランジスタを分離する方法において、下地絶縁膜に達するまでトレンチを形成する完全分離領域と、下地絶縁膜まで達しないでＳＯＩ層を残すようトレンチを形成する部分分離領域１５７ａとを形成する。 - 特許庁

To provide a nonvolatile semiconductor storage device that reduces a voltage applied to an inter-poly insulating film by increasing a capacity coupling rate on an active area in a dummy cell region, and prevents wire breaking of a control gate caused by a hollow of the control gate on an element isolation region, and to provide a method of manufacturing the nonvolatile semiconductor storage device.例文帳に追加

ダミーセル領域において、アクティブエリア上の容量カップリング比を大きくしてインターポリ絶縁膜にかかる電圧を低減できると共に、素子分離領域上の制御ゲートの窪みによって発生する制御ゲートの断線を防止することができる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

A gate electrode 15 is formed on a prescribed channel region 13 on a substrate 11 of a monocrystal Si enclosed with an element isolation oxide film 12 via a gate oxide film 14 of a combination structure, and a source/ drain diffusion layer 16 is formed away from the channel region 13 on the both-side substrates 11.例文帳に追加

素子分離酸化膜１２に囲まれた単結晶Ｓｉの基板１１上における所定のチャネル領域１３上には組み合わせ構成のゲート酸化膜１４を介してゲート電極１５が形成され、その両側の基板１１上にはチャネル領域１３を隔ててソース／ドレイン拡散層１６が形成されている。 - 特許庁

A solid-state imaging device comprises: a plurality of photodiodes PD that are provided in a substrate 15 and each have a semiconductor region 17 of a first conductivity type; and an element isolation region 19 that is provided in the substrate 15, is composed of semiconductor regions of a second conductivity type, and isolates the plurality of photodiodes PD.例文帳に追加

固体撮像装置は、基板１５内に設けられ、かつ第１導電型の半導体領域１７をそれぞれが有する複数のフォトダイオードＰＤと、基板１５内に設けられ、かつ第２導電型の半導体領域から構成され、かつ複数のフォトダイオードＰＤをそれぞれ分離する素子分離領域１９とを含む。 - 特許庁

In the semiconductor device 1 hybridly mounted with a logic transistor 10 and a high breakdown voltage transistor 20, an isolation film with an opening region 28, whose outer circumference is formed thick is formed on a low-concentration drain region 24b formed in an Si substrate 2, on both sides of a gate electrode 22 of the high breakdown voltage transistor 20.例文帳に追加

ロジックトランジスタ１０と高耐圧トランジスタ２０が混載された半導体装置１において、高耐圧トランジスタ２０のゲート電極２２両側のＳｉ基板２内に形成された低濃度ドレイン領域２４ｂ上に、外周部が厚く形成された開口領域２８を有する絶縁膜を形成する。 - 特許庁

To prevent active attack so that a stable active region can be kept, when not a striping using a conventional wet type phosphoric acid but a dry type pull back is executed, in a formation of a device isolation film using trench.例文帳に追加

トレンチを用いたデバイスアイソレーション膜の形成において、従来のウェットタイプのリン酸を使用したストリッピングではなくドライタイプのプルバックを行う場合に安定的なアクティブ領域を確保するようにアクティブなアタックを防止する。 - 特許庁

To solve the problem that when an SOI substrate is used and a trench element isolation structure is applied, an oxide film at a trench corner part becomes thin during oxidation of a trench sidewall to generate a crystal defect reaching a semiconductor layer in an element region owing to stress concentration.例文帳に追加

SOI基板を用いてトレンチ素子分離構造を適用した場合、トレンチ側壁の酸化時にトレンチコーナー部の酸化膜が薄膜化し、応力集中により素子領域の半導体層に達する結晶欠陥が発生する。 - 特許庁

To provide a semiconductor device configured such that a microfabricated MOSFET can have an insulating film buried in an element isolation region without forming a void or seam, and mobilities of carriers can be improved, and to provide a method of manufacturing the semiconductor device.例文帳に追加

微細化したＭＯＳＦＥＴにおいて、ボイドやシームの発生無しに素子分離領域に絶縁膜を埋め込むことができ、キャリアの移動度向上が可能な半導体装置及び半導体装置の製造方法を提供する。 - 特許庁

A plurality of isolation regions 4 are formed in the SOI layer 2 on an SOI substrate and a gate electrode 5b is formed through a gate insulation film after desired impurities are implanted in the body part of an Si active layer region 2a.例文帳に追加

ＳＯＩ基板のＳＯＩ層２に複数個の素子分離領域４を形成し、Ｓｉ活性層領域２ａのボディ部に対して所望の不純物を注入してから、ゲート絶縁膜を介してゲート電極５ｂを形成する。 - 特許庁

To provide a semiconductor apparatus in which insulation films are practically equally high in the element isolation region, which has multiple single crystal semiconductor layers with different film thicknesses, and which has a structure enabling easy minute wiring, and to provide its manufacturing method.例文帳に追加

素子分離領域の絶縁膜高さが実質的に一様であり、膜厚の異なる複数の単結晶半導体層を有し、微細な配線加工が容易な構造を有する半導体装置及びその製造方法を提供する。 - 特許庁

After an element isolation region 21 is formed, an insulating film 28 such as silicon-nitride film and a silicon-oxide film 43 are formed all over the surface and the silicon-oxide film 43 is ground while using the insulating film 28 resistant to hydrofluoric acid as a stopper.例文帳に追加

素子分離領域２１を形成した後、全面にシリコン窒化膜等の耐弗酸性絶縁膜２８及びシリコン酸化膜４３を形成し、上記シリコン酸化膜４３を、耐弗酸性絶縁膜２８をストッパーに用いて研磨する。 - 特許庁