例文 (999件) |
isolation regionの部分一致の例文一覧と使い方
該当件数 : 1185件
METHOD OF FORMING GROOVED ELEMENT ISOLATION REGION AND MANUFACTURE OF SEMICONDUCTOR DEVICE例文帳に追加
溝型素子分離領域の形成方法及び半導体装置の製造方法 - 特許庁
To propose an S/A equalizer having no increase in an isolation region nor drop in driving force.例文帳に追加
分離領域増大や駆動力低下がないS/Aイコライザを提案する。 - 特許庁
The method forms an element isolation layer defining an active region in a semiconductor substrate.例文帳に追加
半導体基板に活性領域を画定する素子分離膜を形成する。 - 特許庁
SEMICONDUCTOR DEVICE, SEMICONDUCTOR CIRCUIT, AND INSULATION ISOLATION METHOD OF SEMICONDUCTOR REGION例文帳に追加
半導体装置、半導体回路および半導体領域の絶縁分離方法 - 特許庁
An isolation region which does not exceed a prescribed width is ensured between the dummy pattern 20 and the active region 12 surrounding the inactive region.例文帳に追加
その非活性領域を取り巻く活性領域12とダミーパターン20との間には、所定幅を超えない分離領域を確保する。 - 特許庁
A body contact region 155a is provided in a region, located near the outside of the partial isolation region and on the extension line of the gate electrode.例文帳に追加
部分分離領域の外部近傍で、しかもゲート電極の延長上に位置する領域にボディコンタクト領域155aを設ける。 - 特許庁
The source region 301, the drain region 401, the channel region 501 and the gate electrode regions 201 and 202 are in an element region 2111 surrounded by an element isolation region 2101.例文帳に追加
上記ソース領域301,ドレイン領域401,チャネル領域501およびゲート電極領域201,202が、素子分離領域2101で囲まれた素子領域2111内にある。 - 特許庁
This device is provided with a semiconductor substrate which has a peripheral active region, a cell active region, and an element isolation film.例文帳に追加
周辺活性領域、セル活性領域及び素子分離膜を有する半導体基板が備えられる。 - 特許庁
Whole surface of the cell region comprising the active region and the element isolation film is enveloped by the charge storing insulation film 74C.例文帳に追加
活性領域及び素子分離膜を含むセル領域の全面は電荷貯蔵絶縁膜74Cで覆われる。 - 特許庁
In addition, a damage of a source/drain region or an element isolation region due to etching can be minimized.例文帳に追加
これに加えて、ソース/ドレイン領域又は素子分離領域に対するエッチング損傷も最小化することができる。 - 特許庁
The element isolation region 141 is formed in a device region A1 to which a first drive voltage is supplied.例文帳に追加
素子分離領域141は、第1の駆動電圧が与えられるデバイス領域A1に形成されるものである。 - 特許庁
A storage location of an isolation region is determined based on data region sizing specified by a host device 110.例文帳に追加
ホスト装置110によって規定されるデータ領域サイジングに基づいて分離領域の記憶位置を決定する。 - 特許庁
A RESURF (reduced surface field) isolation region is demarcated by a p-impurity region 3 in an n^--semiconductor layer 2.例文帳に追加
p不純物領域3によってn^−半導体層2内にRESURF分離領域が区分されている。 - 特許庁
An element isolation film 103a is formed in a prescribed region of the semiconductor layer to limit an active region.例文帳に追加
半導体層の所定領域には素子分離膜103aが形成されて活性領域を限定する。 - 特許庁
The impurity diffusion region 17 is not arranged between the drain region 16 and the element isolation film 12.例文帳に追加
不純物拡散領域17は、ドレイン領域16と素子分離膜12との間には配置されていない。 - 特許庁
An epitaxial layer 2 (active region 2a) surrounded by an element isolation region 3 is formed on a silicon substrate 1.例文帳に追加
シリコン基板1上に、素子分離領域3に囲まれたエピタキシャル層2(活性領域2a)を形成する。 - 特許庁
A nanocalorimeter 10 includes a thermal isolation layer 12, which contains a measurement region 14 and a reference region 16.例文帳に追加
ナノ熱量計10は、測定領域14及び基準領域16を備える熱隔離層12を含む。 - 特許庁
The non-volatile semiconductor storage device includes an element isolation insulating layer 33 arranged in a first dummy cell region 121, an element isolation insulating layer 43 installed in a second dummy cell region 122, and an element isolation insulating layer 51 positioned on a boundary between the first dummy cell region 121 and the second dummy cell region 122.例文帳に追加
第1ダミーセル領域121に設けられた素子分離絶縁層33と、第2ダミーセル領域122に設けられた素子分離絶縁層43と、第1ダミーセル領域121と第2ダミーセル領域122との間の境界に位置する素子分離絶縁層51とを備える。 - 特許庁
In the N-type MOS transistor for ESD protection having the shallow trench isolation structure for element isolation, a P-type impurity region having a higher concentration than any other region is disposed in proximity to the shallow trench isolation region of a channel region of the N-type MOS transistor for ESD protection.例文帳に追加
素子分離にシャロートレンチ構造を有するESD保護用のN型MOSトランジスタにおいて、ESD保護用のN型MOSトランジスタのチャネル領域のシャロートレンチ分離領域に近接する部分には、他のチャネル領域より高濃度のP型の不純物領域を配置した。 - 特許庁
A first isolation region 14 and a second isolation region 8 are formed inside the top surface of a P substrate 13, a source 5c, a channel 15, and a drain 5b are formed inside the first isolation region 14, and a gate 5a is arranged on the channel region 15 for formation of an NMOSFET 5.例文帳に追加
P基板13の上面内部に第1分離領域14及び第2分離領域8を形成し、第1分離領域14内にソース5c、チャネル15及びドレイン5bを形成してその上部にゲート5aを配置することによりNMOSFET5を形成する。 - 特許庁
To prevent a crack and suppress peeling, even if an element isolation groove having different opening width is provided on an element isolation region.例文帳に追加
素子分離領域に異なる開口幅の素子分離溝を備えた場合でも、クラックを防止すると共に剥れを抑制できる。 - 特許庁
The isolation structure and method include forming a biased gate over a field isolation region and adjacent a pixel of an image sensor.例文帳に追加
分離装置及び方法では、電界分離領域上に且つイメージセンサのピクセルに隣接させて、バイアスされるゲートを形成する。 - 特許庁
To provide a semiconductor device manufacturing method for forming a tapered element isolation insulator reliably covering an element isolation region.例文帳に追加
半導体装置の製造方法において、素子分離領域を確実に覆うテーパー形状の素子分離絶縁体を形成する。 - 特許庁
To provide a semiconductor integrated circuit device wherein well isolation is unnecessary and an individual substrate potential can be set in each element isolation region.例文帳に追加
ウェル分離を要せず、各素子領域に別々の基板電位を設定可能とする半導体集積回路装置を提供する。 - 特許庁
The outer circumference of the opening region 28 is configured with a laminating structure, comprising a gate isolation film 21 and a sidewall isolation film 27.例文帳に追加
この開口領域28の外周部は、ゲート絶縁膜21とサイドウォール絶縁膜27の積層構造で構成される。 - 特許庁
Further, the semiconductor device includes a channel stopper region (N-type channel stopper region 9) which is a first conductivity type, and has a higher impurity concentration than the impurity region and comes into contact with a bottom surface of the element isolation region 6 and a low-concentration diffusion region adjoining the element isolation region 6.例文帳に追加
更に、第1導電型であり、不純物領域よりも不純物濃度が高く、素子分離領域6の底面と、素子分離領域6に隣接する低濃度拡散領域の各々とに接しているチャネルストッパー領域(N型チャネルストッパー領域9)を有する。 - 特許庁
Impurity concentration of an impurity layer having polarity the reverse of that of a light receiving part 2 is changed depending on an element isolation region around the light receiving part 2, an element isolation region of a read out region of a charge transfer transistor 3 and an element isolation region around a floating region 4 functioning as a charge voltage conversion part.例文帳に追加
受光部2の周囲の素子分離領域、電荷転送トランジスタ素子3の読み出し領域の素子分離領域および電荷電圧変換部としてのフローティング領域4の周囲の素子分離領域に応じて、受光部2とは逆極性の不純物層の不純物濃度を変えている。 - 特許庁
To provide a semiconductor memory device in which the depth of an element isolation region is adjusted for each of different element formation regions such as a contact region, selective gate region, and memory cell region, for easy embedding of an insulating film for each element isolation region, resulting in improved reliability in electrical characteristics of element isolation regions.例文帳に追加
コンタクト領域、選択ゲート領域及びメモリセル領域等の異なる素子形成領域毎に素子分離領域の深さを調整して、素子分離領域毎に絶縁膜の埋め込みを容易にし、各素子分離領域の電気的特性の信頼性を向上する半導体記憶装置を提供する。 - 特許庁
In the process for fabricating a semiconductor device, a semiconductor substrate 101 having an isolation region 103 and a semiconductor region 102 entirely covering the isolation region 103 is prepared, one or a plurality of circuit elements 109 are formed in the semiconductor region 102, and the semiconductor substrate 101 is separated by the isolation region 103.例文帳に追加
半導体装置の製造方法であって、分離領域103と分離領域103の全体を覆う半導体領域102とを有する半導体基板101を準備し、半導体領域102に1又は複数の回路素子109を形成し、半導体基板101を分離領域103で分離する。 - 特許庁
Since the perfect isolation region 4 penetrates the SOI layer 3 to reach a buried oxide film 2, the n^+ diffusion region 11 is electrically isolated completely from the outside by the perfect isolation region 4.例文帳に追加
完全分離領域4はSOI層3を貫通して埋め込み酸化膜2に到達するため、N^+拡散領域11が完全分離領域4によって外部から電気的に完全に絶縁される。 - 特許庁
To provide a method of reliably forming an element isolation region on a semiconductor substrate.例文帳に追加
半導体基板に素子分離領域を確実に形成する方法を提供する。 - 特許庁
Further, the invasion of a grain boundary into the region pinched by the isolation layers 6 is blocked by the isolation layers 6 thereby, the region can be crystallized with good uniformity.例文帳に追加
さらに、分離層6に挟まれた領域への粒界の進入はその分離層6によってブロックされるため、この領域を均質性良く結晶化することができる。 - 特許庁
To alleviate the level difference of an element isolation insulating film disposed along a scribing region.例文帳に追加
スクライブ領域に沿って配置される素子分離絶縁膜の段差を緩和する。 - 特許庁
It is also possible to simplify a manufacturing process by forming a channel formation region simultaneously with a low concentration side isolation layer, and an island lower region simultaneously with a high concentration side isolation layer.例文帳に追加
チャネル形成領域を低濃度側分離層と、島下部領域を高濃度側分離層と同時に形成し、製造プロセスの簡単化を図ることもできる。 - 特許庁
In the pixel formation region 4, an element isolation layer 12 protruded on the semiconductor substrate and an element isolation region 11 embedded in the substrate isolate elements from each other.例文帳に追加
画素形成領域4においては、半導体基板上に突出した素子分離層12と基板内に埋め込まれた素子分離領域11とが、素子間を分離する。 - 特許庁
So, a p+ isolation region 68 is so provided as to adjoin the sidewall of the trench.例文帳に追加
そこでトレンチ62の側壁に隣接するようにp^+分離領域68を設ける。 - 特許庁
MOS FIELD EFFECT TRANSISTOR HAVING TRENCH ISOLATION REGION AND METHOD OF FABRICATING THE SAME例文帳に追加
トレンチ分離領域を有するMOS電界効果トランジスタ及びその製造方法 - 特許庁
A salicide precursor layer is formed on the isolation region and the upper side layer.例文帳に追加
この分離領域ならびに上側層上にサリサイド前駆体の層が形成される。 - 特許庁
The element isolation region 15 further includes a protective insulating film 35 provided between the element isolation insulating film 15 and the active region 10a under the contact plug 34.例文帳に追加
素子分離領域15は、コンタクトプラグ34の下方において、素子分離絶縁膜15と活性領域10aとの間に設けられた保護絶縁膜35を更に有する。 - 特許庁
The element isolation region 108 is formed so that the flattened surface of the element isolation regions other than both electrode formation region is lower than the semiconductor substrate 101.例文帳に追加
素子分離領域108は、両電極形成領域以外の素子分離領域の平坦化された表面が半導体基板101より低く形成されている。 - 特許庁
A corrosion resistant conductive layer covering the terminal electrodes and the isolation region and electrically conducting each terminal electrode isolated by the isolation region is provided.例文帳に追加
また、端子電極と分離領域とを共通に覆い、分離領域で隔離された各端子電極を電気的に導通する耐食性導電層が設けられている。 - 特許庁
External diffusion of the boron 6, which is additive impurity from an isolation region, is restrained.例文帳に追加
分離領域からの添加不純物であるボロン6の外方拡散を抑制する。 - 特許庁
A semiconductor chip has a main element 26, a control element 28 and withstand voltage retention regions (a main isolation region 46, a control isolation region 48 and a guard ring 50).例文帳に追加
半導体チップは、メイン素子26と、制御用素子28と、耐圧保持領域(メイン素子分離領域46、制御用素子分離領域48、ガードリング50)を備えている。 - 特許庁
To provide the method for manufacturing a semiconductor device, in which the level difference produced between an element forming region and an element isolation region can be reduced and which is provided with an inexpensive element isolation insulating film having high element isolation cability.例文帳に追加
素子形成領域と素子分離領域との間に生ずる段差を少なくすることができ、かつ、安価で素子分離能力の高い素子分離用絶縁膜を備えた半導体装置の製造方法を提供する。 - 特許庁
An island region of an epitaxial layer is isolated by a high concentration side isolation layer and a low concentration side isolation layer, and breakdown voltage is improved by forming a channel formation region with the same impurity concentration as a low concentration side isolation layer.例文帳に追加
エピタキシャル層の島領域を高濃度側分離層と低濃度側分離層により分離し、低濃度側分離層と同じ不純物濃度をもったチャネル形成領域を形成して、素子耐圧の向上を図る。 - 特許庁
The solid-state imaging device has a floating diffusion region FD of the second conductivity type formed in a region isolated by the element isolation region 28 in the first semiconductor region.例文帳に追加
第1の半導体領域の素子分離領域28で分離された領域内に形成された第2導電型のフローティングディフージョン領域FDを有する。 - 特許庁
An n^+ diffusion region 11 is formed selectively in an SOI layer 3, and a perfect isolation region 4 is formed to cover the entire peripheral region of the n^+ diffusion region 11.例文帳に追加
SOI層3内にN^+拡散領域11が選択的に形成され、N^+拡散領域11の全周辺領域を覆って完全分離領域4が形成される。 - 特許庁
The photoresist layer is left only on an isolation region 42 between the active region 40 and an active region which is made adjacent along the longitudinal axial direction.例文帳に追加
活性領域(40)とその長軸方向に沿って隣り合う活性領域との間の分離領域(42)上のみにフォトレジスト層を残す。 - 特許庁
According to this structure, the deep-trench isolation region blocks the propagation of crystalline defects generated in the logical operation circuit region into the memory storage region.例文帳に追加
これにより、深いトレンチ分離領域は、論理回路領域で発生した結晶欠陥が、メモリ記憶領域へ伝搬するのを阻止する。 - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|