「isolation region」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

The memory cell 10 has a memory cell active region 20 having a minute plane pattern width and a memory cell element isolation region 18.例文帳に追加

メモリセル部１０は、微細な平面パターン幅のメモリセル活性領域２０及びメモリセル素子分離領域１８を有する。 - 特許庁

An element formation region is formed in a region of a semiconductor substrate 1 between element isolation regions 61.例文帳に追加

素子分離領域６１によって挟まれた半導体基板１の領域に素子形成領域が形成されている。 - 特許庁

A groove 14 is formed extending from the upper surface to the inside of a region of the board 12, which serves as the element isolation structure unit forming region.例文帳に追加

素子分離構造部形成領域である基板の上面から基板内に至る溝部１４を形成する。 - 特許庁

A second isolation layer 115 is provided in a region on the second substrate 100 to which the functional region is transferred.例文帳に追加

第２の基板１００上の機能性領域が移設される領域には、第２の分離層１１５が設けられる。 - 特許庁

A P-type element isolation region 13 formed on an N-type epitaxial layer 12 and defining a drain region 121 is formed.例文帳に追加

Ｎ型エピタキシャル層１２に形成され、ドレイン領域１２１を規定するＰ型素子分離領域１３が形成される。 - 特許庁

An impurity diffusion region whose conductivity-type is opposite to that of a well under an element isolation region is made to serve as a shielding layer.例文帳に追加

また、素子分離領域下のウエルにこれとは逆導電型の不純物拡散領域をシールド層としてもよい。 - 特許庁

Further, a second isolation trench 51 is formed on the back of the conductive foil 40 corresponding to a region where the first isolation trench 41 is formed.例文帳に追加

更に、第1の分離溝４１が形成された領域に対応した導電箔４０の裏面に第２の分離溝５１を設ける。 - 特許庁

The thermal isolation region 12 provides isolation from surrounding thermal environments, thus increasing the measurement time and reducing thermal noise.例文帳に追加

熱隔離領域１２は、周囲の熱的環境からの隔離を与え、したがって、測定時間を増やし、熱雑音を減らすものである。 - 特許庁

The element isolation region 50 penetrates the silicon layer 30 and reaches the strain imparting layer 20.例文帳に追加

素子分離領域５０は、シリコン層３０を貫通して歪み付与層２０まで達している。 - 特許庁

It has a gate electrode that is folded into the shallow trench isolation (STI) oxide region.例文帳に追加

シャロートレンチアイソレーション（ＳＴＩ）酸化膜領域に折り畳まれたゲート電極を有する。 - 特許庁

The element isolation region 16 is formed through exposure to CF_4 gas plasma and insulating processing.例文帳に追加

素子分離領域１６は、ＣＦ_4 ガスプラズマに晒して絶縁化させることで形成した。 - 特許庁

To positively utilize a parasitic transistor formed in an element isolation region inside an integrated circuit.例文帳に追加

集積回路内の素子分離領域にできる寄生トランジスタを積極的に利用する。 - 特許庁

Patterns each having extreme occupancy in the element forming region are used as the element isolation pattern.例文帳に追加

素子分離パターンとしては、素子形成領域の占有率が両極端のものとする。 - 特許庁

A first element isolation region 11b is formed on the surface of a semiconductor substrate 10.例文帳に追加

半導体基板１０の表面に第１の素子分離領域１１ｂが形成されている。 - 特許庁

A shallow trench isolation (STI) 12 is formed in an N-type well resistance element forming region of a silicon substrate 11.例文帳に追加

シリコン基板１１のＮウェル抵抗素子形成領域にＳＴＩ１２を形成する。 - 特許庁

The semiconductor device includes a silicon substrate 10 that has the trench element isolation region 24.例文帳に追加

半導体装置は、トレンチ素子分離領域２４を有するシリコン基板１０を含む。 - 特許庁

A gate electrode 7 is formed on the element isolation region via a gate oxide film 6.例文帳に追加

素子分離領域上には、ゲート酸化膜６を介してゲート電極７が形成される。 - 特許庁

The metal wiring 14 is grounded, and the isolation region 12e is set to a ground potential.例文帳に追加

金属配線１４は接地されており、アイソレーション領域１２ｅは接地電位とされる。 - 特許庁

An element isolation region 12 for isolating the transistor is formed in the semiconductor substrate 11.例文帳に追加

半導体基板１１にはトランジスタを分離する素子分離領域１２が形成されている。 - 特許庁

The source region 15 is estranged from a region 141 of a border side of the element isolation film 12 and the element forming region 13 in the region directly under the gate electrode 14 in the element forming region 13.例文帳に追加

ソース領域１５は、素子形成領域１３内のゲート電極１４の直下の領域のうち、素子分離膜１２と素子形成領域１３との境界側の領域１４１に対し離間している。 - 特許庁

A temporary element isolation film 45 formed to an element isolation region 13 is removed from the element isolation region 13 for isolating a semiconductor element section 12 formed to the substrate 11, the substrate 11 is heated and treated under the state forming no insulating film in the element isolation region 13 and an interlayer insulating film 41 coating the semiconductor element section 12 while burying the element isolation region 13 is formed.例文帳に追加

基板１１に形成された半導体素子部１２を分離するための素子分離領域１３からその素子分離領域に設けられた仮素子分離膜４５を除去し、素子分離領域１３に絶縁膜が形成されていない状態で基板１１を加熱処理し、その後に半導体素子部１２を覆うとともに素子分離領域１３を埋める層間絶縁膜４１を成膜する。 - 特許庁

A substrate 102 has a first active region 104 and a second active region 106, and is separated by a shallow trench isolation (STI) region 108.例文帳に追加

基板１０２は第１活性領域１０４と第２活性領域１０６とを有し、浅溝分離（ＳＴＩ）領域１０８によって分離される。 - 特許庁

A recessed part 22 is provided on an upper surface of a part of the element isolation region 11 sandwiched between the active region 10a and active region 10b.例文帳に追加

素子分離領域１１のうち活性領域１０ａと活性領域１０ｂとで挟まれた部分の上面には凹部２２が設けられている。 - 特許庁

The semiconductor device has a structure in which a sub-insulating film is provided between an active region forming an MOS transistor and an element isolation region surrounding the active region.例文帳に追加

本発明の半導体装置は、ＭＯＳ型トランジスタを構成する活性領域とその周囲の素子分離領域との間に副絶縁膜を設ける。 - 特許庁

Each plane pattern width of a dummy cell active region 38 and a dummy cell element isolation region 40 partitions the dummy cell active region 38, and is optimized in the dummy cell 14.例文帳に追加

ダミーセル部１４では、ダミーセル活性領域３８及びこれを区画するダミーセル素子分離領域４０の各々の平面パターン幅が最適化されている。 - 特許庁

A resist pattern 21 is formed where a part of a P-well region 9 and a part of a large element isolation region 8a positioned in an N-well region 11 are opened.例文帳に追加

Ｐウェル領域９の部分及びＮウェル領域１１に位置する大きな素子分離領域８ａの部分が開口するレジストパターン２１を形成する。 - 特許庁

The semiconductor device has an isolation region 20, that is insulated from both a low potential circuit region 10 and a high potential circuit region 30.例文帳に追加

半導体装置は、低電位回路領域１０と高電位回路領域３０の双方から絶縁分離されている分離領域２０を有している。 - 特許庁

The N^- region 1a surrounded by the P-type isolation region 2 is specified as an element forming region of the N^- type silicon substrate 1.例文帳に追加

そして、Ｐ型分離領域２によって取り囲まれた上記Ｎ^-領域１ａが、Ｎ^-型シリコン基板１の素子形成領域として規定される。 - 特許庁

This element comprises a cell region defined on a semiconductor substrate, and plurality of parallel element isolation films which are formed on the cell region and define an active region.例文帳に追加

この素子は、半導体基板に定義されたセル領域と、セル領域に形成されて活性領域を限定する複数個の平行な素子分離膜を含む。 - 特許庁

A source region 40 and a drain region 50 are arranged so as to be isolated from each other in a semiconductor substrate 30 whose elements are isolated by an element isolation region (STI) 20.例文帳に追加

素子分離領域(STI)２０により素子分離された半導体基板３０中に、ソース領域４０およびドレイン領域５０が離間して設けられている。 - 特許庁

In the N-type MOS transistor for ESD protection having the shallow trench isolation structure for element isolation, a thick insulating film is disposed in proximity to the shallow trench isolation region of a channel region of the N-type MOS transistor for ESD protection.例文帳に追加

素子分離にシャロートレンチ構造を有するＥＳＤ保護用のＮ型ＭＯＳトランジスタにおいて、ＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル領域のシャロートレンチ分離領域に近接する部分には、厚い絶縁膜を配置した。 - 特許庁

To prevent generating of irregularity in finish of an active region when a large isolation region exists in a semiconductor device with an isolation region which is made flat by a CMP.例文帳に追加

本発明はＣＭＰで平坦化される分離領域を有する半導体装置に関し、大きな分離領域が存在する場合に活性領域の仕上がり状態にばらつきが生ずるのを防止することを目的とする。 - 特許庁

To provide a semiconductor device where electrical characteristics in a gate insulating film in the vicinity of an element isolation region and electrical characteristics in a gate insulating film in a region other than the element isolation region are equal, and a method for manufacturing the same.例文帳に追加

素子分離領域付近でのゲート絶縁膜の電気的特性と素子分離領域付近以外でのゲート絶縁膜の電気的特性とが等しい半導体装置及びその製造方法を提供する。 - 特許庁

The protective structure is provided with a deep-trench isolation region 50 formed between a memory storing region 12 of the semiconductor device 10 and the logical operation circuit region 14 of the semiconductor device 10, while the deep-trench isolation region is filled with an insulation material.例文帳に追加

保護構造は、半導体デバイス１０のメモリ記憶領域１２と、半導体デバイス１０の論理回路領域１４との間に形成された深いトレンチ分離領域５０を備え、深いトレンチ分離領域は絶縁材料で充てんされている。 - 特許庁

Thereby, a part of the P-type region 5 of one side of the electric charge transfer region 7 is set as an element isolation region 5a, and another part of the P-type region 5 of the other side of the electric charge transfer region 7 is set as a read-out gate region 5b.例文帳に追加

これによって、電荷転送領域７の一側方のＰ型領域５部分を素子分離領域５ａとし、電荷転送領域７の他側方のＰ型領域５部分を読み出しゲート領域５ｂとする。 - 特許庁

The photodiode structure comprises a second-conductivity-type region 210 that is formed at a specific region from an isolation region 204 adjacent to a substrate 200, and a mask layer for covering at least a peripheral strip near the edge of the isolation region so that the doped second-conductivity- type region is exposed.例文帳に追加

基板２００の隣接するアイソレーション領域２０４から所定の位置に形成されたドープされた第２の導電型領域２１０と、ドープされた第２の導電型領域が露出するように少なくともアイソレーション領域の端近くの辺縁のストリップを覆うマスク層とを備える。 - 特許庁

An element isolation region is formed in a boundary of the element isolation region by forming a dielectric pattern locally in a boundary of an element region and carrying out etching using the dielectric pattern as a mask, and thereafter a semiconductor film is formed in an element region adjacent to the element isolation region by selective growth using the dielectric pattern as a mask.例文帳に追加

誘電体パターンを素子領域の境界部に局所的に形成し、前記誘電体パターンをマスクにエッチングを行うことで素子分離領域を前記素子領域の境界部に形成し、その後、前記素子分離領域に隣接する素子領域に半導体膜の成膜を、前記誘電体パターンをマスクとした選択成長によりに実行する。 - 特許庁

There are further provided an element isolation region for electrically isolating the photoelectric conversion element and an adjacent element, a second conductive fourth semiconductor region constructing an adjacent element adjoining the second semiconductor region via the element isolation region, and wiring disposed on the element isolation region for imparting electric potential to the gate electrode.例文帳に追加

さらに、光電変換素子と隣接する素子とを電気的に分離する素子分離領域と、第２の半導体領域と素子分離領域を介して隣接する、その隣接する素子を構成する第２導電型の第４の半導体領域とを有し、ゲート電極へ電位を与えるための配線が素子分離領域上に配されている。 - 特許庁

The semiconductor device includes an element isolation region 12 formed in a semiconductor substrate 10 and an active region 11 surrounded by the element isolation region 12, the fully silicided gate interconnection 19 formed on the element isolation region 12 and on the active region 11, and an insulating side wall 21 which continuously covers the side face of the gate interconnection 19.例文帳に追加

半導体装置は、半導体基板１０に形成された素子分離領域１２及び素子分離領域１２に囲まれた活性領域１１と、素子分離領域１２及び活性領域１１の上に形成され、フルシリサイド化されたゲート配線１９と、ゲート配線１９の側面を連続的に覆う絶縁性のサイドウォール２１とを備えている。 - 特許庁

The semiconductor device comprises an element isolation region 12, formed in a semiconductor substrate 11, an active region 11a consisting of the semiconductor substrate 11 surrounded by the element isolation region 12, a gate insulating film 13 formed on the active region 11a, and a gate electrode 15, formed by mounting the active region 11a and adjacent element isolation region 12.例文帳に追加

半導体装置は、半導体基板１１に形成された素子分離領域１２と、該素子分離領域１２に囲まれた半導体基板１１からなる活性領域１１ａと、該活性領域１１ａの上に形成されたゲート絶縁膜１３と、活性領域１１ａ及び隣接する素子分離領域１２の上に跨って形成されたゲート電極１５とを備えている。 - 特許庁

The second isolation region 132 includes a trench 132a and a caulk 132b embedded in the trench 132a, and the structure caulk 132b is formed with an insulating film, thereby reducing an occupied area of the isolation region (second isolation region 132) on a surface of the n-type semiconductor layer where an element region is formed.例文帳に追加

第２分離領域１３２は、トレンチ１３２ａとトレンチ１３２ａに埋め込まれた充填材１３２ｂを有し、構造充填材１３２ｂを絶縁膜とすることで、素子領域が形成されるｎ−型半導体層表面の分離領域（第２分離領域１３２）の占有面積を縮小できる。 - 特許庁

Thus if the channel stop doped region is formed by self-alignment only in the lower part of the isolation region, the isolation characteristics between unit cells can be improved and the junction leakage current can be reduced.例文帳に追加

このように自己整列的に分離領域の下部にのみチャンネルストップ不純物領域を形成すれば単位セル間の分離特性を向上させかつ接合漏れ電流を減らせる。 - 特許庁

The width w1 of a doped isolation region 11 for insulating/isolating adjoining drain regions 7 (source regions 9) is smaller than that w2 of an element isolation region 3.例文帳に追加

隣り合うドレイン領域７（ソース領域９）どうしを絶縁分離する不純物領域分離領域１１の幅ｗ１は、素子分離領域３の幅ｗ２よりも小さい。 - 特許庁

The height of the top face of an element-isolation insulating film 4 in a drain-side region is constituted so as to be lower than that H2 of the element-isolation insulating film 4 in a source-side region A2.例文帳に追加

ドレイン側領域の素子分離絶縁膜４の上面高さを、ソース側の領域Ａ２の素子分離絶縁膜４の上面高さＨ２に比較して低く構成している。 - 特許庁

Thus, by comparison, in the same volume part of the trench 12, the volume of the embedded oxide film 13 is smaller in the element isolation region 142 than that in the element isolation region 141.例文帳に追加

これにより、トレンチ１２の同じ容積部分で比較すると、素子分離領域１４２の方が素子分離領域１４１よりも埋め込まれる酸化膜１３の体積が小さい。 - 特許庁