「connection layer」に関連した英語例文の一覧と使い方(22ページ目)

回路基板は、導電体層と絶縁体層とを交互に積層して構成され、一方の導電体層に形成された外部接続パッドと、一方の導電体層の上方の他方の導電体層に形成されたビアランドとが、その間の１層以上の中間導電体層に形成されたビアランド、および、隣り合う導電体層間のビアを介して接続されて、信号を伝送するビア接続構造を備えている。 - 特許庁

To provide conductive paste composition having excellent conductivity and solderability, forming a carbon layer and a negative electrode layer in a structure of a negative electrode of a solid electrolytic capacitor with a single layer to solve a connection problem of them.例文帳に追加

固体電解コンデンサの陰極部の構成におけるカーボン層と陰極層を一層で形成し、両者間の接続の問題を解決して、導電性、半田付け性にも優れた導電性ペースト組成物を提供することを課題とする。 - 特許庁

The outer layer part 2 is bored with air holes 5 for introducing external air between the inner layer films 3 and the outer layer part 2 and the stopper part 7 is formed with a connection part 8 for connecting the top end of the injection cylinder of the syringe while having a sealed structure.例文帳に追加

外層部２には内層膜３と外層部２との間に外気を導入するための通気孔５が穿設され、栓部７には注射器の注射筒の先端を接続するための接続部８が封止構造を有して形成されている。 - 特許庁

An emitter lead-out electrode 10a, to be connected to a base layer, is formed by forming a second silicon material layer on an insulation film 8 with a connection hole 9 formed on the insulation film 8 on a base layer 7 in a state of embedding, and patterning it.例文帳に追加

ベース層７上の絶縁膜８に形成された接続孔９を埋め込む状態で、絶縁膜８上に第２のシリコン系材料層を形成し、これをパターンニングしてベース層に接続されるエミッタ取り出し電極１０ａを形成する。 - 特許庁

An overhead electric wire protecting tube 13 comprises a connection protruding part 15 on one end side of a protecting tube body 14 of double- layer structure comprising an inner layer 14a and an outer layer 14b which are integrally molded, and a tubular joint 16 on the other end side.例文帳に追加

架空電線防護管１３は、一体成形された内層１４ａと外層１４ｂとからなる内外二層構造の防護管本体１４の一端側に連結用突出部１５、他端側に筒状継手部１６を備えた構造をなす。 - 特許庁

On the surface of the insulating layer 12 and the second vertical connection layer 15B, a storage layer 16 containing an ionizable metallic element such as Cu along with a chalcogenide element such as Te and an upper electrode 17 are laminated in this order, thus constituting a memory element 1.例文帳に追加

絶縁層１２および第２縦接続層１５Ｂの表面上に、Ｔｅなどのカルコゲナイド元素と共にＣｕなどイオン化可能な金属元素を含む記憶層１６および上部電極１７がこの順に積層され、記憶素子１を構成する。 - 特許庁

To increase the number of signal pins without changing the shape of a substrate or a device in the multilayer substrate and the semiconductor device which comprise a ground layer, a power supply layer, a signal layer, and vias for interlayer connection of these layers.例文帳に追加

本発明はグランド層，電源層，及び信号層と、これら各層を層間接続するビアが設けられた多層基板及び半導体装置に関し、基板或いは装置の形状を変えることなく信号ピン数の増大を図ることを課題とする。 - 特許庁

The connection terminal is provided with a shaft 11 which penetrates the insulating layer of the substrate in a thickness direction and whose tip is in contact with the one conductor layer, and a head 12 which is positioned on an opposite side of the tip of the shaft and in contact with the other conductor layer.例文帳に追加

接続端子は、基板の絶縁層を厚み方向に貫通するとともに、その先端が一方の導体層に接触する軸部11と、この軸部の先端とは反対側に位置され、他方の導体層に接触する頭部12とを備えている。 - 特許庁

To provide a semiconductor device, performing interconnect line using copper interconnect line, which can suppress a spread of copper to interlayer insulating film by removing a barrier metal layer in upper layer interconnect line groove when removing the barrier metal layer of a connection hole.例文帳に追加

銅配線を用いて配線を行う半導体装置において、接続孔のバリアメタル層の除去の際に、上層配線溝におけるバリアメタル層の除去による層間絶縁膜への銅の拡散を抑えることができる半導体装置を得ること。 - 特許庁

A large number of fine convex portions 21 are formed as an uneven portion 19 by the same method as that for the resist layer 9 or integrally formed in forming the resist layer 9 on the resist layer 9 near a connection portion 17 using this solder 15.例文帳に追加

この半田１５による接続部１７近傍のレジスト層９上に、凹凸形状部１９として、微細な多数の凸部２１を、レジスト層９と同様の手法によって形成するか、あるいは、レジスト層９の形成時に一体的に形成する。 - 特許庁

At least a bottom substrate among a top substrate, each of intermediate substrates and the bottom substrate is provided with a rigidity enforcement layer at almost the entire face of its upper face, and this rigidity enforcement layer is a conductive layer and its part configures a prescribed connection path.例文帳に追加

頂部基板、各中間基板及び底部基板のうち少なくとも底部基板が、その上面のほぼ全面に剛性補強層を備え、この剛性補強層が導電性層であり、その一部が所定の接続通路を構成している。 - 特許庁

A premold rubber insulation tube, having a double structure for the reinforcing insulation layer and the external semiconductor layer is brought into close contact with a conductor connection part, and a pensile section and the internal semiconductor layer formed, so as to expose at cable insulator ends on both sides thereof.例文帳に追加

補強絶縁層と外部半導電の２層構造のプレモールドゴム絶縁筒を、導体接続部、およびその両側のケーブル絶縁体端に形成された露出された内部半導電層とペンシリング部に密着させて装着させる。 - 特許庁

The rocking part 10, the frame 21 and the torsion connection part 22 are formed as a unit from a material substrate having a laminated structure composed of a first conductive layer, a second conductive layer and an insulation layer between the first and the second conductive layers.例文帳に追加

これら揺動部１０、フレーム２１、および捩れ連結部２２は、第１導体層、第２導体層、並びに当該第１および第２導体層の間の絶縁層、からなる積層構造を有する材料基板から一体的に成形されたものである。 - 特許庁

The signal wiring layer 15 is provided with a 1st power supply pad 21a which is connected to the power supply layer and a 1st connection part 21 which is formed of a 1st ground pad 21b connected to the ground layer nearby an integrated circuit element 15a.例文帳に追加

信号配線層１５には、集積回路素子１５ａの近傍に、電源層に接続された第１電源パッド２１ａと、グランド層に接続された第１グランドパッド２１ｂとによって形成された第１接続部２１が設けられている。 - 特許庁

In a connection between a semiconductor package 3 on which a semiconductor chip 3-1 is mounted and a wiring substrate, the connection part includes a stress relaxation part 5 in which a plastic body material layer and a metal layer are alternately laminated without using a solder bump, and a conductor line 6 penetrating the stress relaxation part.例文帳に追加

半導体チップ３−１が実装された半導体パッケージ３と、配線基板との接続において、その接続部は、はんだバンプを用いずに、塑性体材料層と金属層とが交互に積層された応力緩和部５と、その応力緩和部を貫通する導体線６を含んでいる。 - 特許庁

In this device, a storage capacitor is formed by the gate electrode of a TFT(thin film transistor) which is had by a pixel, a wiring (connection wiring) which is formed on an activated layer and is connected to the activated layer, an insulation film which is formed on the connection wiring and a wiring (capacitance wiring) which is formed of the insulation film.例文帳に追加

画素が有するＴＦＴのゲート電極及び活性層上に形成され、かつ活性層に接続された配線（接続配線）と、前記接続配線上に形成された絶縁膜と、前記絶縁膜上に形成された配線（容量配線）とで保持容量を形成した。 - 特許庁

In the case the short circuit defect between the auxiliary capacitance elements 51 occurs, a laser is made to irradiate the part of the connection wire 74 overlapping with the protective layer 56 for repair so as not to make the laser which has cut the connection wire 74 reach the pixel electrode by means of the protective layer 56 for repair.例文帳に追加

補助容量素子５１間に短絡不良が発生した場合には、この接続配線７４の修復用保護層５６が重なっている部分にレーザーを照射することで、接続配線７４を切断したレーザが、修復用保護層５６により画素電極にまで達しないようにする。 - 特許庁

The lamp body 30 has, on an outer edge of itself, a connection part 40 rotatably connected to the rotating body 20, and can be rotated with respect to the rotating body 20 being the second layer by rotation and by using the connection part 40 as a rotating axis by including the stratified form using the lamp body being itself as a third layer.例文帳に追加

灯体３０は、自己の外縁に回転体２０に対して回動可能に接続する接続部４０し、回動により第２層である回転体２０に対して自己である灯体を第３層とする層状態を含め、接続部４０を回動軸として回動可能である。 - 特許庁

The connection member p is composed by successively stacking the one-conductivity type semiconductor layer 2 and the opposite-conductivity type semiconductor layer 3 and one electrode 4 is formed over the respective opposite-conductivity type semiconductor layers 3 of the long-length projections s and the connection member p.例文帳に追加

この連接部材ｐは一導電型半導体層２と逆導電型半導体層３とを順次積層して成るものであり、長尺状凸部ｓの各逆導電型半導体層３上および連接部材ｐ上にわたって一方電極４を形成して成る。 - 特許庁

On one surface side of a crystal wafer 101, a wiring line 122 passing a connection portion 113, a metallic layer 123 arranged at the frame portion 110, and an external connection layers 124 which is connected to the metallic layer 123 and arranged at a corner portion 110a and a corner portion 110b, are formed.例文帳に追加

水晶ウエハ１０１の一方の面側に、連結部１１３を通る配線１２２，枠部１１０に配設された金属層１２３，金属層１２３に接続して角部１１０ａ及び角部１１０ｂに配設された外部接続層１２４が形成された状態とする。 - 特許庁

The inter-substrate wiring is formed by embedding conductive materials in a connection hole 66 formed in a first multilayer wiring layer on a surface of the first semiconductor wafer 31 and a through connection hole 65 formed in a second multilayer wiring layer on a surface of the second semiconductor wafer 45.例文帳に追加

基板間配線は、第１の半導体ウェハ３１表面の第１の多層配線層に形成される接続孔６６と、第２の半導体ウェハ４５表面の第２の多層配線層に形成された貫通接続孔６５とに、導電材料が埋め込まれて形成されている。 - 特許庁

The electrode for external connection includes a pad metal layer 8 whose upper surface is exposed, a first metal layer 2 that is formed between the pad metal layer 8 and the semiconductor substrate 1, and at least two first vias 22 that penetrate the interlayer dielectric 21 and electrically connect the pad metal layer 8 and the first metal layer 2, and are formed in the interlayer dielectric 21.例文帳に追加

外部接続用電極は、上面を露出するパッドメタル層８と、該パッドメタル層８と半導体基板１との間に形成された第１のメタル層２と、層間絶縁膜２１を貫通してパッドメタル層８と第１のメタル層２とを電気的に接続し、且つ、層間絶縁膜２１に形成された少なくとも２つの第１のビア２２とを有している。 - 特許庁

The processing time is greatly shortened as compared with processing including only a sputter step, and a uniform seed layer is formed; and complete via filling is not carried out, but conductive layer plating 10 on the seed layer is carried out, and barrier plating 12 on a surface is performed to prevent a copper plating layer from oxidizing, thereby making an inter-layer connection free of diffusion of copper in the resin.例文帳に追加

スパッタ工程のみと比較し大幅に処理時間を短縮するとともに、均一なシード層を作成し、シード層の上に完全なビアフィリングを行わず、コンフォーマルに導電層めっき１０を施し、銅めっき層の酸化防止のため表面にバリアめっき１２を施すことにより、樹脂に銅が拡散しない層間接続が可能となる。 - 特許庁

The printed circuit board 40 is formed of one resin layer 41 having first and second principal surfaces 41a and 41b, a first electrode layer 42 provided on the first principal surface 41a, a second electrode layer 43 provided on the second principal surface 41b, and a connection electrode which connects the first electrode layer 42 and the second electrode layer 43.例文帳に追加

プリント配線基板４０は、第１及び第２の主面４１ａ、４１ｂを有する一つの樹脂層４１と、第１の主面４１ａの上に設けられた第１の電極層４２と、第２の主面４１ｂの上に設けられた第２の電極層４３と、第１の電極層４２と第２の電極層４３とを接続する接続電極とからなる。 - 特許庁

In the continuous casting mold in which an upper portion of a working surface of the mold is formed of a metal plated layer and a lower portion thereof is formed of a metallic carbide thermal-sprayed layer, the hardness of the metallic carbide thermal-sprayed layer is set to be equal to the hardness of the metal plated layer at a connection part to the metal plated layer, and increased downwardly.例文帳に追加

連続鋳造用鋳型の作動面が上部では金属メッキ層であり、下部では金属系炭化物の溶射層である連続鋳造用鋳型において、前記金属系炭化物の溶射層の硬度を、前記金属メッキ層との連接部では該金属メッキ層の硬度と同等とするとともに、下方に向かって高くなるようにする。 - 特許庁

For a lead frame 10, a conductor wiring layer 14, conductor wiring layer bonding part 14a, conductor wiring layer outside connection terminal part 14b are formed on a lead 12 via an insulating layer 13, and the conductor wiring layer bonding part 14a and an island 15 are integrated into a structure, which is held as it is, after the mounting of an IC chip.例文帳に追加

本発明のリードフレーム１０はリード１２上に絶縁層１３を介して導体配線層１４、導体配線層ボンディング部１４ａ及び導体配線層外部接続端子部１４ｂが形成されており、導体配線層ボンディング部１４ａとアイランド１５とは一体化構造になっておりＩＣチップ実装後もそのままの構造が保持される。 - 特許庁

The photoelectric converter includes: an element layer comprising a plurality of layers 20, 244, 291-294; a photoelectric conversion element provided in the element layer; a read circuit for reading signals from the photoelectric conversion element provided in the element layer; and an external connection element 211 for connecting the read circuit to the outside while being provided on a surface layer 294 of the element layer.例文帳に追加

本発明の光電変換装置は、複数の層２０、２４４、２９１〜２９４からなる素子層と、素子層内に設けられた光電変換素子と、素子層内に設けられて光電変換素子から信号を読出す読出回路と、素子層の表層２９４に設けられて読出回路を外部に接続する外部接続端子２１１と、を備える。 - 特許庁

As for a semiconductor device with pixel FETs on display regions, a gate electrode 131 of the pixel FET is made from a first conductive layer, the gate electrode 131 electrically contacts at a connection to a gate wiring 148 formed with a second conductive layer and the connection is disposed outside a semiconductor layer 107 of the pixel FET.例文帳に追加

表示領域に画素ＴＦＴを設けた半導体装置において、前記画素ＴＦＴのゲート電極１３１を第１の導電層で形成し、前記ゲート電極１３１は第２の導電層で形成されるゲート配線１４８と接続部で電気的に接触し、前記接続部は前記画素ＴＦＴの半導体層１０７の外側に設ける。 - 特許庁

The electronic substrate further has a resin layer 13 to which the electronic components 20, 21 are buried while protruding the wiring connection portions 20a, 21a and an insulating layer 60 provided in the resin layer 13 so as to include the wiring connection portions 20a, 21a and a bottom surface 15a of the conductive wiring 15, and formed of an insulating material having photocuring property and thermosetting property.例文帳に追加

配線接続部２０ａ、２１ａを突出させて電子部品２０、２１が埋め込まれる樹脂層１３と、樹脂層１３上に配線接続部２０ａ、２１ａ及び導電配線１５の下面１５ａを含んで設けられ光硬化性及び熱硬化性を有する絶縁材料で形成された絶縁層６０とを備える。 - 特許庁

A node N1-1 of a node redundancy object is connected to a layer-2 network via different links L1-12, L1-13 and different two nodes N1-2, N1-3 and the links are dynamically controlled so that the connection of the node N1-1 and the layer-2 network does not become a loop connection, thereby achieving layer-2 node redundancy.例文帳に追加

ノード冗長対象のノード−Ｎ１−１のレイヤ２ネットワークへの接続を、異なるリンク−Ｌ１−１２、Ｌ１−１３と異なる二つのノード−Ｎ１−２、Ｎ１−３を介して行い、ノード−Ｎ１−１とレイヤ２ネットワークとの接続がループ接続とならないように、動的にリンクを制御して、レイヤ２でのノード冗長を実現する。 - 特許庁

A transmission line 73 from the internal circuit is extended at the external peripheral side of the shielding layer 62 of the external case body 60 along the shield layer 62 to a desired position, and an external connection connector 70 is formed there.例文帳に追加