「diffusion region」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

The main body 1a and the cap part 1b divided in the end part 12 of the connecting rod 1 are joined and integrated by liquid phase diffusion bonding while heating and pressing the butted region 1c in the matching state so that the main body 1a and the cap part 1b are pushing each other so as to sandwich the crank pin 7.例文帳に追加

コネクティングロッド１の大端部１２で分割された本体部１ａとキャップ部１ｂとを、クランクピン７を挟み込むようにして互いに突き合わせた状態で、突き合わせ部１ｃを加熱しつつ加圧する液相拡散接合により接合して一体化する。 - 特許庁

After a gate oxide film 4 and a gate electrode film 5 are formed on a P-type semiconductor substrate 1, a highly concentrated impurity diffusion region 7 is formed by implanting highly concentrated N-type impurity ions using a first masking means 6a having a pattern width wider than that of a gate electrode 5a as a mask.例文帳に追加

Ｐ型半導体基板１上に、ゲート酸化膜４及びゲート電極膜５を形成後、ゲート電極５ａよりもパターン幅を拡げて形成された第１マスク手段６ａをマスクとして、高濃度のＮ型不純物イオンを注入して高濃度不純物拡散領域７を形成する。 - 特許庁

In an IGBT with a built-in FWD, a trench 21 which is a dummy trench reaching an N-type drift layer 11 through a P-type diffusion layer 20 is formed at the same pitch and depth as an IGBT part 1 in a region except the IGBT part 1 and an FWD part 3, that is, a runner 2.例文帳に追加

ＦＷＤ内蔵ＩＧＢＴにおいて、ＩＧＢＴ部１およびＦＷＤ部３以外の領域、すなわちランナー部２にＰ型拡散層２０を貫通してＮ−型ドリフト層１１に達するダミートレンチであるトレンチ２１を、ＩＧＢＴ部１と同じピッチ、深さで形成する。 - 特許庁

The light passing through the i-type InGaAs photo-absorption layer 24, in light incident from the p-type diffusion region 32, is reflected to the i-type InGaAs photo-absorption 24 by the reflector layer 23, and a film thickness of the i-type InGaAs photo-absorption layer 24 may increase in appearance.例文帳に追加

ｐ型拡散領域３２より入射した光のうち、ｉ−ＩｎＧａＡｓ光吸収層２４を通過した光は、反射鏡層２３によりｉ−ＩｎＧａＡｓ光吸収層２４に反射され、ｉ−ＩｎＧａＡｓ光吸収層２４の膜厚が見かけ上増加する。 - 特許庁

Lead electrodes 17, 18 of a sensing element 10 and an electrode terminal of a base body 19 are connected by a contacting member 23, and the variation of resistance caused by the diffusion of metal at the connection region and the deterioration of the bond strength are prevented, and thereby the gas sensor capable of being used stably for a long time is obtained.例文帳に追加

センサ素子１０のリード電極１７、１８とベース体１９の電極端子を接触部材２３部材で接続することにより、接続部での金属の拡散による抵抗変化や接合強度の劣化を防止して長期間安定に使用できるガスセンサを得る。 - 特許庁

The semiconductor laser chip 1 includes an impurity diffusion region 16 formed near a resonator end surface, and end surface protective films 14 and 15 which are formed on the surface of the resonator end surface and extended from the resonator end surface to the inside of the laser chip 1.例文帳に追加

本発明における半導体レーザチップ１は、共振器端面近傍に形成される不純物拡散領域１６と、共振器端面の表面に形成されるとともに共振器端面からレーザチップ１の内側に延在する端面保護膜１４、１５と、を備える。 - 特許庁

A control circuit applies a positive hole removing voltage higher than the voltages being applied to the first and second impurity diffusion regions to the gate electrode, and discharges holes trapped in each layer between the gate electrode and the channel region or on the interface of adjacent layers.例文帳に追加

制御回路が、第１と第２の不純物拡散領域のいずれに印加される電圧よりも高い正の正孔排除電圧をゲート電極に印加し、ゲート電極とチャネル領域との間の各層または相互に隣接する層の界面にトラップされている正孔を放出する。 - 特許庁

The sensor system is formed on a semiconductor substrate and includes a plurality of pairs of photo gates each including a first photo gate and a second photo gate, a first shared floating diffusion region formed in the semiconductor substrate, and a plurality of first transmission transistors formed on the semiconductor substrate.例文帳に追加

本センサー系は、半導体基板上に形成され、それぞれが、第１フォトゲートと第２フォトゲートとを含む複数のフォトゲート対と、半導体基板内に形成された第１共有フローティングディフュージョン領域と、半導体基板上に形成された複数の第１伝送トランジスタと、を含む。 - 特許庁

Then, source cells SC and drain cells DC are allotted respectively and alternately to the transversal rows and lateral rows of the lattices divided into the shape of the lattice in respective element regions EA, whereby a horizontal type diffusion MOS (LDMOS) transistor is formed in the element region EA.例文帳に追加

そして、それら素子領域ＥＡ内に格子状に区画された各領域に、同格子の縦列および横列についてそれぞれ交互に、ソースセルＳＣとドレインセルＤＣとを割り当てることによって、同素子領域ＥＡ内に横型拡散ＭＯＳ（ＬＤＭＯＳ）トランジスタが形成される。 - 特許庁

In an amplifier 1 constituting an amplifier circuit 16, a feedback resistor Rf has a polysilicon resistor 6 formed via a silicon oxide film 5 on an n-type epitaxial layer 3 and a p-type impurity diffusion region 7 formed on a position corresponding to a portion under the polysilicon resistor 6.例文帳に追加

増幅回路１６を構成する増幅器１において、帰還抵抗Ｒｆは、ｎ型のエピタキシャル層３上にシリコン酸化膜５を介して形成されたポリシリコン抵抗６と、ポリシリコン抵抗６の下部に対応する位置に形成されたｐ型の不純物拡散領域７とを有する。 - 特許庁

A memory cell is provided with a floating gate electrode 8 formed on a first channel region between first and second diffusion layers through a first gate insulating film 7, and control gate electrodes 2 and 11 formed on the floating gate electrode 8 through a first inter-electrode dielectric 10.例文帳に追加

メモリセルは、第１及び第２拡散層間の第１チャネル領域上に第１ゲート絶縁膜７を介して形成されるフローティングゲート電極８と、フローティングゲート電極８上に第１電極間絶縁膜１０を介して形成されるコントロールゲート電極２，１１とを有する。 - 特許庁

A MOS type transistor for power supply connected to first aluminum (Vcc) 13 which is power supply wiring and first aluminum (Vss) 14 which is ground wiring is formed between polysilicon 11 and a diffusion region 12 and capacitance is formed between the power supply wiring and the ground wiring.例文帳に追加

ポリシリコン１１と拡散領域１２の間に、電源配線である第一アルミ（Ｖｃｃ）１３とグランド配線である第一アルミ（Ｖｓｓ）１４とに接続されているＭＯＳ型の電源容量用トランジスタ２２を形成して、電源配線とグランド配線間に容量を形成する。 - 特許庁

To provide a method for manufacturing a thin semiconductor device on which a back electrode is disposed via an impurity diffusion region for contact for preventing the strength failure of a wafer-shaped substrate, and obtaining the contact of the back electrode at a lower temperature.例文帳に追加

薄型で、かつ、コンタクト用不純物拡散領域を介して裏面電極を配した半導体装置において、ウエハ状の基板における強度的な不具合を回避できるとともに、より低温で裏面電極のコンタクトをとることができる半導体装置の製造方法を提供する。 - 特許庁

To provide a process for fabricating a thin film transistor in which a shallow junction diffusion layer can be formed on the surface layer of a semiconductor thin film and thereby the leak current can be suppressed uniformly by relaxing the electric field at the drain end without providing an LDD region.例文帳に追加

半導体薄膜の表面層に浅い接合の拡散層を形成することが可能で、これによりＬＤＤ領域を設けることなくドレイン端においての電界を緩和してリーク電流を均一に抑えることができる薄膜トランジスタの製造方法を提供する。 - 特許庁

Thereby, it becomes possible to omit a process to form an interconnection to connect the gate electrode 124 of the first stage transistor 124 of the output circuit 140 and the impurity diffusion region 117 of the FD portion 114 through a contact hole, making it possible to avoid the deterioration of pixel characteristics caused by wiring process.例文帳に追加

これにより、出力回路１４０の初段トランジスタ１２４のゲート電極１２４と、ＦＤ部１１４の不純物拡散領域１１７とをコンタクトホールを介して接続する配線を形成する工程をなくすことができ、配線工程に起因する画素特性劣化を回避することができる。 - 特許庁

The dummy word line is electrically connected to the diffusion layer of the second conductivity type via a first interconnection layer 12, and at the same time, is connected to the well 2a region of the first conductivity type or the semiconductor substrate via an interconnection layer 14 in a layer above the first interconnection layer.例文帳に追加

ここで、ダミーワード線は、第１の配線層１２を介して第２導電型拡散層と電気的に接続されるとともに、第１の配線層より上層の配線層１４を介して第１導電型ウェル２ａ領域または半導体基板に接続されている。 - 特許庁

A plurality of multivalued image data corresponding to a plurality of nozzle groups are generated based on multivalued image data corresponding to a predetermined region, and then gradation reducing treatment (e.g. different error diffusion treatment) different for each of a plurality of the generated multivalued image data is carried out.例文帳に追加

所定領域に対応した多値の画像データに基づいて、複数のノズル群に対応した複数の多値の画像データを生成し、こうして生成された複数の多値の画像データに対してそれぞれ異なる低階調化処理（例えば、異なる誤差拡散処理）を行う。 - 特許庁

A method for processing the image generates a plurality of multivalued image data corresponding to a plurality of times of scanning based on input image data expressing the image to be formed on the predetermined region, and executes different low gradation processes (for example, different error diffusion processes) to a plurality of multivalued image data formed in this manner.例文帳に追加

所定領域に形成すべき画像を表す入力画像データに基づいて複数回の走査に対応した複数の多値の画像データを生成し、こうして生成された複数の多値の画像データに対してそれぞれ異なる低階調化処理（例えば、異なる誤差拡散処理）を行う。 - 特許庁

To obtain a semiconductor device and its manufacturing method, which can restrict increase in a chip area more than in the case where a diffusion resistance in an activation region is used, without increasing the number of wires, and the number of times (the number of steps) of a mask overlap, and to reduce variations in the resistance value.例文帳に追加

配線数およびマスク重ね合わせ回数（工程数）を増加させることなく、フィールドの活性化領域上の拡散抵抗を用いた場合よりチップ面積の増加を抑制し、また、抵抗値のばらつきを低減できる半導体装置およびその製造方法を得る。 - 特許庁

A recess, having a trapezoidal plan shape, is provided on a gate 105a for forming an area which is likely to concentrate the electric field on a p-type base region 106a, a cut part of an n+-type source diffused layer 112a, is provided near the recess to suppress the increase of the diffusion resistance at this part.例文帳に追加

ゲート電極１０５ａに平面形状で台形上の凹部を設けてＰ型ベース領域１０６ａに電界集中の生じ易い個所を形成し、この凹部近傍にＮ^+ 型ソース拡散層１１２ａの分断部を設けてこの部分での拡散抵抗の上昇を抑制する。 - 特許庁

By using the LCD driver IC 14 in this configuration, an insulation breakdown voltage can be secured since the resistive element 34 is formed on the diffusion region 43 without being affected by defects even if the defects are generated in the STI separation layer 32 in a manufacturing process.例文帳に追加

このような構成のＬＣＤドライバＩＣ１４を用いることにより、製造過程においてＳＴＩ分離層３２に欠陥が生じた場合であっても、欠陥の影響を受けない拡散領域４３上に抵抗素子３４が形成されているので、絶縁耐圧を確保することができる。 - 特許庁

A first semiconductor layer 11, a channel semiconductor layer 12, and a second conductive layer 13, which serves as the other source/drain region and further/serves as a storage node 26, too, are provided on a first impurity diffusion layer 24, which serves as one of the source/drain regions and further becomes a bit line, too.例文帳に追加

ソース／ドレイン領域の一方になり、かつビット線にもなる第１の不純物拡散層２４の上に、第１の半導体層１１、チャネル半導体層１２、ソース／ドレイン領域の他方になり、かつストレージノード２６にもなる第２の導電層１３が設けられている。 - 特許庁

For the control of the threshold of the MOS transistor, phosphorus is used for DDD impurity layer formation, the phosphorus is diffused to a channel region as well at the time of the thermal diffusion of the DDD impurity layer, and the threshold control of the MOS transistor and the DDD impurity layer are both carried out in a single process.例文帳に追加

ＭＯＳトランジスタのしきい値制御の為に、ＤＤＤ不純物層形成にリンを用い、ＤＤＤ不純物層の熱拡散時にリンをチャネル領域にも拡散させ、ＭＯＳトランジスタのしきい値制御とＤＤＤ不純物層を一つの工程で兼ねる事が出来るようにする。 - 特許庁

A spacer film 112 is formed on the side wall of the gate electrode, and impurities of a second conductivity-type are implanted into the surface layer parts of the first and second regions, with the use of the gate electrodes and spacer film as masks for second activation treatment and to form a second impurity diffusion region 110.例文帳に追加

ゲート電極の側壁上にスペーサ膜１１２を形成し、次いでゲート電極とスペーサ膜とをマスクとして第１領域と第２領域の表層部とに第２導電型の不純物を注入し第２の活性化処理を行い第２の不純物拡散領域１１０を形成する。 - 特許庁

To provide a semiconductor manufacturing apparatus equipped with a lamp annealing unit, which realizes the temperature rises or drops quickly so as to thermally diffuse impurities into an impurity diffusion region accurately and quickly in a semiconductor device, and to provide a method of manufacturing the semiconductor device using the semiconductor manufacturing device.例文帳に追加

半導体装置における不純物拡散領の熱拡散などを迅速的確に行うために、ランプアニール装置の高速昇降温を実現する半導体製造装置及びこの半導体製造装置を用いた半導体装置の製造方法を提供する。 - 特許庁

An impurity diffusion region 34 located below an upper electrode 20 is deeper at its peripheral part than at its center, so that the peripheral part in which a current is concentrated is prevented from increasing in current density and furthermore from deteriorating in quality due to an increase in current density.例文帳に追加

上部電極２０の下側に位置する不純物拡散領域３４の外周部が中央部に比べて深く形成されていることから、電流が集中するその外周部における電流密度の上昇が抑制され、延いてはそれに起因する劣化が抑制される。 - 特許庁

In the semiconductor device, p-type regions on which a metal electrode is placed via an insulating film and which has high impurity concentration in a gate pad electrode region, are formed into a structure in which the regions are mutually connected on a surface by ion implantation and thermal diffusion from a plurality of isolated surface regions.例文帳に追加

ゲートパッド電極領域内であって、金属電極が絶縁膜を介して載置される高不純物濃度のｐ型領域が、複数の分離表面領域からのイオン注入と熱拡散とにより表面で相互に連結した構造にされている半導体装置とする。 - 特許庁

To obtain both a self pulsation operation characteristic and static characteristics which are to be required, by preventing the self pulsation operation from being weakened or stopped by the transparency or reduction of a saturable absorption region with a diffusion current in a high-temperature operation, and to improve the instability of a pattern in a near-field image.例文帳に追加

高温動作時の拡散電流による可飽和吸収領域の透明化あるいは低減によるセルフパルセーション動作の弱化あるいは停止を防止し、かつ近視野像のパターンの不安定性を改善し、要求されるセルフパルセーション動作特性と静特性とを両立させる。 - 特許庁

To provide a method of manufacturing a silicon wafer that can prevent a wafer surface layer from being lowered in oxygen concentration due to the outward diffusion of oxygen, and also can prevent dislocation in an STI region to reduce or eliminate polishing damage and a local unevenness defect on a wafer surface caused by polishing.例文帳に追加

酸素の外方拡散によるウェーハ表層の酸素濃度の低下を防ぎ、ＳＴＩ領域での転位発生を防止でき、研磨ダメージや研磨起因のウェーハ表面の局所的な凹凸欠陥を低減もしくは消滅可能なシリコンウェーハの製造方法を提供する。 - 特許庁

Furthermore, in the gas sensor, the inside measurement electrode 1 should be surrounded by at least one outside measurement electrode 2 at intervals, the outer periphery of the outermost measurement electrode 2 should be covered with the diffusion limitation layer, and gas should be inhaled between the solid electrolyte for conducting the ion and the closed gas airtight layer via the diffusion limitation layer in the region of the outer periphery of the outermost measurement electrode 2.例文帳に追加

さらに本発明のガスセンサーは、内側の測定電極が間隔を持って少なくとも１つの外側の測定電極によって囲まれていること、最も外側の測定電極の外周が拡散制限層で覆われていること、及び、ガスの吸入は最も外側の測定電極の外周の領域で、拡散制限層を通して、イオン伝導固体電解質と閉じたガス気密層との間で起こることを特徴とする。 - 特許庁

A host computer 16 derives an apparent diffusion coefficient regarding a pixel position for each pixel position included in a region of interest in at least two original images obtained by imaging a same imaging region of a same subject using at least two b-factors which are different from each other, respectively, based on pixel values of each of at least two original images regarding the pixel positions.例文帳に追加

ホスト計算機１６は、それぞれ異なる少なくとも２つのｂ値をそれぞれ用いて同一の被検体の同一の撮像領域を撮像して得られた少なくとも２つの元画像における着目領域内に含まれる画素位置のそれぞれについて、当該画素位置についての少なくとも２つの前記元画像におけるそれぞれの画素値に基づいて当該画素位置に関する見かけの拡散係数を導出する。 - 特許庁

The inspection system is specifically intended and designed for second optical wafer inspection for such defects as metallization defects, such as scratches, voids, corrosion and bridging, as well as diffusion defects, passivation layer defects, scribing defects, glassivation defects, chips and cracks from sawing, solder bump defects, and bond pad region defects.例文帳に追加

この検査システムは、特に、スクラッチ、ボイド、腐食およびブリッジング、などの金属化欠陥、ならびに拡散欠陥、被覆保護層欠陥、書きこみ欠陥、ガラス絶縁欠陥、切込みからのチップおよびクラック、半田隆起欠陥、ボンドパッド領域欠陥、などの欠陥のための第二の光学的ウェハ検査のために意図され、そして設計される。 - 特許庁

C(carbon) ions are implanted, as inert ion species, into the surface layer part of an n- epi layer 2 and B ions are implanted into a region for implanting C ions at a specified concentration ratio to C ions and then it is activated by heat treatment while suppressing diffusion of B thus forming a heavily doped deep base layer 30.例文帳に追加

ｎ^- 型エピ層２の表層部に、不活性なイオン種としてＣ（炭素）をイオン注入すると共に、このＣを注入する領域にＣに対して所定の濃度比でＢをイオン注入し、その後、熱処理によってＢの拡散を抑制しつつ活性化して、高濃度のディープベース層３０を形成する。 - 特許庁

Since the upper region 3a of the p-type diffusion layers 3 is made narrow, a contact part of the n^--type epitaxial layer 2 with a Schottky electrode 5 is widened and contact resistance between the n^--type epitaxial layer 2 and the Schottky electrode 5 can be reduced while increasing a current passage resulting in low ON resistance.例文帳に追加

また、ｐ型拡散層３の上部領域３ａの幅を狭くしてあるため、ｎ^-型エピ層２のうちショットキー電極５との接触部位を広くとれ、ｎ^-型エピ層２とショットキー電極５との接触抵抗を低減および電流経路の増大を図ることができ、低オン抵抗化を図ることができる。 - 特許庁

To at least a region in contact with the aluminum alloy melt of an aluminum titanate ceramics-made alluminum alloy melt contact member, an Al_2O_3 film and/or an MgAl_2O_4 film substantially not containing Si and capable of controlling the diffusion of Al or Mg in the alluminum alloy melt and of silica in the aluminum titanate is formed.例文帳に追加

チタン酸アルミニウムセラミックス製アルミニウム合金溶湯接触部材の、少なくともアルミニウム合金溶湯と接触する部位に、実質的にＳｉを含有せず、かつ、合金溶湯中のＡｌ又はＭｇ及びチタン酸アルミニウム中のシリカの拡散を抑制できるＡｌ_2Ｏ_3被膜および／またはＭｇＡｌ_2Ｏ_4被膜を備えるようにする。 - 特許庁

This illumination device has a light source 20 and a light transmission body 10 having an incident surface 12 made incident with the light emitted from the light source 20, an exit surface 13 for emitting the light in an illumination direction and a diffusion region 11 for reflecting and/or diffusing the luminous fluxes made incident over a longitudinal direction.例文帳に追加

光源２０と、光源２０から照射された光を入射する入射面１２、照明方向に光を出射するための出射面１３および長手方向に亘って入射された光束を反射および／または拡散する拡散領域１１を有する導光体１０とを備える。 - 特許庁

Consequently, a dark current is prevented as much as possible from generating from an interface of a gate oxide film 41 of the first transfer MOS transistor 22, and simultaneously the dynamic range of a solid state imaging device is enlarged by using the charges stored in a floating diffusion region FD through the channel 31.例文帳に追加

これにより、第１の転送ＭＯＳトランジスタ２２のゲート酸化膜４１の界面から暗電流が発生するのを可及的に防止することと、経路３１を介してフローティングディフュージョン領域ＦＤに蓄積された電荷を用いて、固体撮像装置のダイナミックレンジを拡大することとを同時に実現する。 - 特許庁

To enable uniformity of characteristics of a driving elements forming each of pixels and productivity improvement thereof without sacrificing efficiency of laser annealing, even if a member consisting of a material having low thermal resistance or a material having diffusion characteristic is previously formed in a unit region corresponding to each of the unit pixels in a display device.例文帳に追加

表示装置において、各単位画素に対応する単位領域内に、耐熱性の低い材料や拡散特性のある材料によって構成される部材が予め形成された場合にも、各画素を構成する駆動素子の特性の均一化や生産性の向上を、レーザーアニールの効率を犠牲にすることなく可能とする。 - 特許庁

The nozzle tip diverts compressor discharge air from the passage feeding the diffusion nozzle air swirl vanes to a region vacated by removal of the dual fuel components, so that the diverted compressor discharge air can flow to and through effusion holes in the end cap plate of the nozzle tip.例文帳に追加

ノズルチップは拡散ノズル空気旋回羽根に給気する流路からの圧縮機吐き出し空気を複式燃料用構成要素を取り外したことによりあいた領域へ偏向させるので、偏向された圧縮機吐き出し空気はノズルチップのエンドキャップ板にあるしみ出し穴へ流れ、それらの穴を通過することができる。 - 特許庁

Consequently, a dark current is prevented as much as possible from generating from an interface of a gate oxide film 41 of the first transfer MOS transistor 22, and simultaneously, the dynamic range of a solid-state imaging device is enlarged by using the charges stored in a floating diffusion region FD through the channel 31.例文帳に追加

これにより、第１の転送ＭＯＳトランジスタ２２のゲート酸化膜４１の界面から暗電流が発生するのを可及的に防止することと、経路３１を介してフローティングディフュージョン領域ＦＤに蓄積された電荷を用いて、固体撮像装置のダイナミックレンジを拡大することとを同時に実現する。 - 特許庁

To provide a method of fabricating a reverse-blocking insulated gate bipolar transistor which can reduce the occupation area ratio of an isolation region per chip, which becomes a problem even in the case of a thin wafer (semiconductor substrate) having a thickness of ≤150 μm, which can avoid the tradeoff between an on-voltage characteristic and turn-off loss, and also can reduce diffusion time.例文帳に追加

オン電圧特性とターンオフ損失とのトレードオフを回避できる１５０μｍ以下の薄いウェハ（半導体基板）の場合でも問題となる一チップあたりの分離領域の占有面積比率を小さくすることができ、拡散時間の短縮も図れる逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法の提供。 - 特許庁

In the semiconductor device having an MOS type transistor structure and using the capacity between a gate electrode 23 and an impurity diffusion layer 24 as a varicap, a short channel effect can be utilized by constituting a gate width (GW) formed in a channel region beneath the gate electrode 23 in a multistage.例文帳に追加

本発明の半導体装置は、ＭＯＳ型トランジスタ構造で、ゲート電極２３と不純物拡散層２４間の容量をバリキャップとして用いるものにおいて、前記ゲート電極２３下のチャネル領域に形成されたゲート幅（ＧＷ）を多段階に構成することで、狭チャネル効果を利用することを特徴とするものである。 - 特許庁

The entire side panel of opposite conductivity type resistance diffusion layer 107a provided on the surface of one conductivity type single crystal silicon layer 104 of an SOI substrate 101 are making direct contact with a dielectrically isolating region wherein an embedding insulating film 115 is filled up in a trench 113a reaching an embedding insulating layer 103.例文帳に追加

ＳＯＩ基板１０１の一導電型の単結晶シリコン層１０４の表面に設けられた逆導電型の抵抗拡散層１０７ａの側面の全面は、埋め込み絶縁層１０３に達する溝１１３ａに埋め込み絶縁膜１１５が充填してなる誘電体分離領域に、直接に接触している。 - 特許庁

To provide a CMOS image sensor capable of obtaining a desired working speed and a desired optical sensing property from an element to which a design rule of a hyperfine line width is applied and capable of inhibiting the generation of a leakage current in a floating diffusion area which is a sensing node in a pixel region, a pixel of the image sensor, and a method of manufacturing the image sensor.例文帳に追加

超微細な線幅のデザインルールが適用される素子から所望の動作速度と光感知特性とを得ることができ、画素領域のセンシングノードである浮遊拡散領域の漏れ電流の発生を抑制することができるＣＭＯＳイメージセンサ、その画素及びその製造方法を提供すること。 - 特許庁

After a sidewall 27 is formed, only a sidewall of a gate electrode sidewall in an LDMOS source region opened corresponding a resist pattern 28 is removed, and high-density diffusion layers of source and drain regions of the LDMOS and the scaled MOS are formed at the same time to simplify the steps, thereby reducing the cost.例文帳に追加

サイドウォール２７形成後、レジストパターン２８により開口されたＬＤＭＯＳソース領域にあるゲート電極側壁のサイドォールのみを除去し、ＬＤＭＯＳ及び微細ＭＯＳのソース及びドレイン領域の高濃度拡散層を同時形成することにより、工程簡略化を図り、コスト低減を実現する。 - 特許庁