「gate region」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

A heat treatment is applied under a condition that the gate electrode 205a of a first region 251 is not covered with a resist film, and the gate electrode 205a of a second region 252 is covered with the resist film.例文帳に追加

第１の領域２５１のゲート電極２０５ａはレジスト膜に覆われていない状態で、かつ、第２の領域２５２のゲート電極２０５ａがレジスト膜で覆われた状態で、熱処理を施す。 - 特許庁

The semiconductor device has a reduced surface field structure and an impurity region formed in a floating structure whose periphery is surrounded by a drift region immediately under the gate insulating film whereon its gate electrode is laminated and formed.例文帳に追加

リサーフ構造の半導体装置であって、ゲート電極が積層形成されたゲート絶縁膜直下に、周囲をドリフト領域で囲まれたフローティング構造とした不純物領域を備える。 - 特許庁

A first insulating layer, a semiconductor layer, and an ohmic contact layer formed on a source region and on a drain region of the semiconductor layer and exposing a channel are successively formed on a gate line and a gate electrode.例文帳に追加

ゲートラインとゲート電極に第一の絶縁層と、半導体層と、半導体層のソース領域とドレイン領域に形成され、チャネルを露出させるオーミック接触層と、が順次形成される。 - 特許庁

A source-drain diffusion region 4 and a channel region 3 are formed on a polysilicon thin film formed on a substrate 1 such as a glass, and a gate electrode 6 is further formed via a gate insulating film 5.例文帳に追加

ガラス等の基板１上に形成されたポリシリコン薄膜にソースドレイン拡散層４とチャネル領域３が形成され、更に、ゲート絶縁膜５を介してゲート電極６が形成されている。 - 特許庁

To suppress dispersion of each threshold voltage of a trench gate and improve the reverse recovery characteristic, in a semiconductor device where both a diode region and an IGBT (Insulated Gate Bipolar Transistor) region exist.例文帳に追加

ダイオード領域とＩＧＢＴ領域が混在した半導体装置において、トレンチゲートのそれぞれの閾値電圧のばらつきを抑制するとともに、逆回復特性を改善することを目的とする。 - 特許庁

The gate electrodes 18, 19 are formed in a region where the electrodes are arranged relatively densely and the gate electrodes 20, 21 are formed in a region where the electrodes are arranged relatively coarsely.例文帳に追加

ゲート電極１８、１９は、電極が相対的に密に配置される領域に形成される一方、ゲート電極２０、２１は相対的に電極が疎に配置されている領域に形成される。 - 特許庁

The silicide region 18g is formed extending from the surface of the polysilicon gate 11g along the depth, so the polysilicon gate 11g is all the silicide region 18g on the silicon oxide film 9.例文帳に追加

シリサイド領域１８ｇはポリシリコンゲート１１ｇの表面から深さ方向に延びて形成される結果、シリコン酸化膜９上においてはポリシリコンゲート１１ｇの全てがシリサイド領域１８ｇとなる。 - 特許庁

A distance L between the gate electrode 2b and another gate electrode 2e is larger than the distance between the electrodes 2a and 2b, and an n+ source region 33b is formed in this region in a self-aligned manner.例文帳に追加

ゲート電極２ｂと他のゲート電極２ｅとの間隔Ｌは、ゲート電極２ａ、２ｂ間の間隔よりも大きく、この領域に自己整合的にｎ^+ソース領域３３ｂが形成されている。 - 特許庁

Thus, the method further comprises the steps of coating the peripheral region, forming a gate electrode 9 of the cell transistor 7 by using a photoresist having a gate pattern of the cell region, and ion implanting the photoresist by using as it is.例文帳に追加

このため、周辺領域を覆うとともにセル領域のゲートパターンを有するフォトレジストを用いてセルトランジスタ７のゲート電極９を形成し、このフォトレジストをそのまま用いてイオン注入できる。 - 特許庁

Since the second island-shaped semiconductor region 101 is electrically connected to the control gate 111, a capacitance is formed between the second island-shaped semiconductor region 101 and the floating gate 109.例文帳に追加

第２の島状半導体領域１０１は、コントロールゲート１１１に電気的に接続されているため、第２の島状半導体領域１０１とフローティングゲート１０９間に静電容量が形成される。 - 特許庁

Ions are implanted with a dammy gate electrode formed right on a channel formation region of a semiconductor substrate 1 as a mask to form a source and drain region 5 self-alignedly against the dummy gate electrode.例文帳に追加

半導体基板１のチャネル形成領域直上に形成したダミーゲート電極４ａをマスクにイオン注入し、ダミーゲート電極に対して自己整合的にソース・ドレイン領域５を形成する。 - 特許庁

A source region is formed in the semiconductor substrate in alignment with one sidewall of the gate stack, and a drain region is formed in the semiconductor substrate in alignment with the other sidewall of the gate stack.例文帳に追加

前記ゲートスタックの一側壁にアラインされて、前記半導体基板にソース領域が形成されており、前記ゲートスタックの他側壁にアラインされて、前記半導体基板にドレイン領域が形成されている。 - 特許庁

A semiconductor substrate 30 between the source region 40 and the drain region 50 is selectively removed, and a recess for a gate electrode is formed, and the recess for the gate electrode is formed in the recess.例文帳に追加

ソース領域４０とドレイン領域５０との間の半導体基板３０は選択的に除去されゲート電極用の凹部が形成され、当該凹部にゲート電極用の凹部が形成されている。 - 特許庁

The well regions electrically separate a region of the semiconductor support substrate 1 below the first gate electrode and a region of the semiconductor support substrate 1 below the second gate electrode from each other.例文帳に追加

そして、当該ウェル領域により、第一のゲート電極の下方の半導体支持基板１の領域と、第二のゲート電極の下方の半導体支持基板１の領域とが、電気的に分離される。 - 特許庁

A source tie region 4 where p-type impurities are introduced with a relatively high concentration is arranged near the center in the direction of the gate width of the gate electrode 5 in the surface of the source region 31.例文帳に追加

また、ソース領域３１の表面内には、ゲート電極５のゲート幅方向のほぼ中央部近傍に、Ｐ型の不純物が比較的高濃度に導入されたソースタイ領域４が配設されている。 - 特許庁

Each n-channel MOS transistor cell 10 has a substrate contact region 3 for stabilizing the operations of a drain region, a gate region, a source region and a transistor; and the transistor cells 10 are arranged to forma a semiconductor integrated circuit.例文帳に追加

ＮチャネルＭＯＳトランジスタセル１０は、ドレイン領域・ゲート領域・ソース領域及びトランジスタの動作を安定化するための基板コンタクト領域３を有し、半導体集積回路を構成すべく並列配置される。 - 特許庁

The first additional semiconductor region 36 contains a p-type impurity, is in contact with the gate insulation film 42, and is arranged in the drift region 26 separated from the body region 32 by the drift region 26.例文帳に追加

第１付加半導体領域３６は、ｐ型の不純物を含んでおり、ゲート絶縁膜４２に接するとともにドリフト領域２６によってボディ領域３２から隔てられているドリフト領域２６内に配置されている。 - 特許庁

An upper source region 5a and a lower source region 5b are formed on one side of a longitudinal extension of the gate electrode 3, and an upper drain region 6a and a lower drain region 6b are formed on the other side.例文帳に追加

ゲート電極３のゲート長方向の一方の側には上部ソース領域５ａと下部ソース領域５ｂが形成されており、他方の側には上部ドレイン領域６ａ、下部ドレイン領域６ｂが形成されている。 - 特許庁

A p-type well region 22 is formed on a substrate 21, and a gate electrode 28, a source region 26, and drain region 27 are formed in the surface of the p-type well region 22 to form an analog type MOSFET element (input transistor) 29.例文帳に追加

基板２１上にＰ型ウェル領域２２を形成し、その表面にゲート電極２８、ソース領域２６、及びドレイン領域２７を形成してアナログ型のＭＯＳＦＥＴ素子（入力トランジスタ）２９を形成する。 - 特許庁

The semiconductor device 100 has an element forming region in which a gate electrode 108 is formed, and an outer circumferential region formed on the outer circumference of the element forming region and in which an isolation region 118 is formed.例文帳に追加

半導体装置１００は、ゲート電極１０８が形成された素子形成領域と、素子形成領域の外周に形成されるとともに素子分離領域１１８域が形成された外周領域と、を有する。 - 特許庁

On the upper surface of the p-type second base region 2b, a trench for gate electrode and a short-circuit trench for short-circuiting the first base region 2a, the second base region 2b, and the n-type source region 4 are provided successively.例文帳に追加

該ｐ型第２ベース領域２ｂの上面にはゲート電極用トレンチと、該第１ベース領域２ａと第２ベース領域２ｂおよびｎ型ソース領域４を短絡する短絡用トレンチが並設されている。 - 特許庁

A thin film transistor T1 comprising a gate electrode 6a, a source region 45, a drain region 46, GOLD regions 41 and 42, and a channel region 40 is formed in a region R1 of a TFT array substrate.例文帳に追加

ＴＦＴアレイ基板では、領域Ｒ１に、ゲート電極６ａ、ソース領域４５、ドレイン領域４６、ＧＯＬＤ領域４１，４２およびチャネル領域４０を含む薄膜トランジスタＴ１が形成されている。 - 特許庁

The nonvolatile memory device includes a semiconductor substrate 100 including a cell region and a peripheral circuit region, a cell gate 130 on the cell region, and peripheral circuit gates 120L, 120H on the peripheral circuit region.例文帳に追加

不揮発性メモリ装置は、セル領域及び周辺回路領域を具備する半導体基板１００と、セル領域のセルゲート１３０と、周辺回路領域の周辺回路のゲート１２０Ｌ，１２０Ｈと、を含む。 - 特許庁

A first conductivity type source diffusion region 6 and a first conductivity type drain diffusion region 7 are formed, respectively, on the surface of the body diffusion region and the drift region corresponding to the opposite sides of the gate electrode.例文帳に追加

ゲート電極の両側に相当するボディ拡散領域の表面、ドリフト領域の表面にそれぞれ形成された第１導電型のソース拡散領域６、第１導電型のドレイン拡散領域７を備える。 - 特許庁

The EEPROM has a control active region, an erase active region and a reading active region which are mutually separated on a semiconductor substrate, and is furnished with a common floating gate traversing upper parts of the active region.例文帳に追加

半導体基板に相互分離された制御活性領域、消去活性領域及び読み取り活性領域を有し、活性領域の上部を横切る共通の浮遊ゲートを備えたＥＥＰＲＯＭである。 - 特許庁

For this condition, the phosphorus ions are implanted in the substrate in an N-MOS region of the low-breakdown voltage transistor formation region, but the phosphorus ions are stopped in the thick gate oxide film 5b in a P-MOS region of the high-breakdown voltage transistor formation region and do not reach the substrate 1.例文帳に追加

この条件では、リンイオンは、低耐圧のＮＭＯＳ領域では基板に注入されるが、高耐圧のＰＭＯＳ領域では、厚いゲート酸化膜５ｂ中に止まり、シリコン基板１に達しない。 - 特許庁

The hollow part of the gate electrode 3 is formed as the formation scheduled region of a source diffusion region 3 and a diffusion area 9 for a body contact, and the source diffusion region 3 is selectively formed in the body diffusion region 2.例文帳に追加

そのゲート電極３の中抜き部分をソース拡散領域３及びボディーコンタクト用拡散領域９の形成予定領域とし、ボディー拡散領域２内にソース拡散領域３を選択的に形成する。 - 特許庁

The device is provided with a semiconductor substrate 1, a gate electrode region (control electrode region) 2, cathode electrode regions (first main electrode regions) 3, an anode electrode region (second main electrode region) 4, and guard rings 5.例文帳に追加

半導体基板１、ゲート電極領域（制御電極領域）２、カソード電極領域（第一の主電極領域）３、アノード電極領域（第二の主電極領域）４、およびガードリング５を備えている。 - 特許庁

The non-volatile storage element 100 comprises a silicon substrate 102, a first control gate 114, a second control gate 116, a word gate 152, a first impurity diffusing region 160a provided in the side of the first control gate 114, and a second impurity diffusing region 160b provided in the side of the second control gate 116.例文帳に追加

不揮発性記憶素子１００は、シリコン基板１０２、第１のコントロールゲート１１４、第２のコントロールゲート１１６、およびワードゲート１５２と、第１のコントロールゲート１１４の側方に設けられた第１の不純物拡散領域１６０ａ、および第２のコントロールゲート１１６の側方に設けられた第２の不純物拡散領域１６０ｂを含む。 - 特許庁

To provide a semiconductor device capable of improving reverse recovery capability of a diode while securing an active region of an insulated gate bipolar transistor (IGBT) region.例文帳に追加

ＩＧＢＴ領域の活性領域を確保しつつ、ダイオード逆回復耐量を向上することができる半導体装置を提供する。 - 特許庁

A well region in which a memory block is formed and a well region in which a separation gate is formed are provided separately, and separate bias voltage are applied.例文帳に追加

メモリブロックが形成されるウェル領域と分離ゲートが形成されるウェル領域とを別々に設け、別々のバイアス電圧を印加する。 - 特許庁

The separation between the saturation region and the linear region is determined according to a voltage applied to the gate of the TFT and a voltage applied to the OLED.例文帳に追加

飽和領域と線形領域を分けるのはＴＦＴのゲートに印可される電圧とＯＬＥＤに加わる電圧をどうするかで決まる。 - 特許庁

Moreover, an active region is formed on a silicon region with no residual catalyst element to manufacture a semiconductor device, wherein impurities do not exist in the interface between the gate insulating film and the semiconductor layer.例文帳に追加

また、残留触媒元素の無いシリコン領域に活性領域を形成して不純物の無い半導体装置を作成する。 - 特許庁

A high concentration channel injection region 42 containing the N-type impurity at a higher concentration than the substrate 36 is provided at a center of the gate region 40.例文帳に追加

ゲート領域４０の中央に、基板３６に比して高い濃度でＮ型不純物を含む高濃度チャネル注入領域４２を設ける。 - 特許庁

A control electrode 6 is formed on the surface, which is held between the substrate 1 and the region 3 of the region 2 via a gate insulating film 5.例文帳に追加

半導体基板１とソース領域３に挟まれたウエル領域２の表面にゲート絶縁膜５を介して制御電極６を形成する。 - 特許庁

An element region surrounded by an element isolation region 12 has a rectangular form with width W1 in the extension direction of an electrode of transfer gate 15.例文帳に追加

素子分離領域１２に取り囲まれた素子領域は、転送ゲートのゲート電極１５が延びる方向の幅がＷ１の方形を有する。 - 特許庁

A channel region is made under a gate electrode 1, and a pair of source/drain regions 2 are made with a channel region inbetween.例文帳に追加

ゲート電極１の下方にはチャネル領域が形成されており、チャネル領域を挟んで一対のソース・ドレイン領域２が形成されている。 - 特許庁

An ONO film exists only on a semiconductor substrate at a part where a gate line intersects an active region and does not exist in an isolation region.例文帳に追加

ＯＮＯ膜がゲートラインと活性領域が交差する部分の半導体基板上にのみ存在して素子分離領域には存在しない。 - 特許庁

The gate line has a first width on the active region, and has a second width larger than the first width on the field region.例文帳に追加

前記ゲートラインは、前記アクティブ領域上では第１幅を有し、前記フィールド領域上では前記第１幅より広い第２幅を有する。 - 特許庁

On the semiconductor substrate under the first metal layer, a first semiconductor region and a first active region including a first gate electrode are formed.例文帳に追加

第１金属層の下の半導体基板には第１半導体領域と第１ゲート電極を含む第１アクティブ領域が形成されている。 - 特許庁

To increase the breakdown strength of an insulated gate type semiconductor device including a main current region and a detecting region on the same semiconductor substrate.例文帳に追加

主電流領域と検出領域とを同一の半導体基板上に有する絶縁ゲート型半導体装置の高耐圧化を実現する。 - 特許庁

A p^+-region 35 is formed in a portion that is to function as a channel region facing the planer gate electrode 31 in the p-base regions 20 and 21.例文帳に追加

Ｐベース領域２０，２１におけるプレーナゲート電極３１と対向するチャネル領域となる部位にＰ^+領域３５が形成されている。 - 特許庁

A groove is formed in a P-well region C provided at an epitaxial layer (b) on a semiconductor substrate (a), and a gate finger region is formed in the groove.例文帳に追加

半導体基板ａ上のエピタキシャル層ｂに設けたＰウェル領域に溝を形成し、この溝内にゲートフィンガー領域を形成する。 - 特許庁

Thereafter, the surface of the first active region (LV region) I is exposed, and a second thermal oxide film (thin gate oxide film) is formed in the surface exposed part.例文帳に追加

その後、第１アクティブ領域(LV領域)Iの表面を露出させ、その表面露出部に第２熱酸化膜（薄いゲート酸化膜）を形成する。 - 特許庁

First gate electrodes 15a and 16a are respectively formed on the first conductivity type region 12 and the second conductivity type region 13.例文帳に追加

第１のゲート電極１５ａ，１６ａが第１導電型領域１２及び第２導電型領域１３上にそれぞれ形成されている。 - 特許庁