「connection layer」に関連した英語例文の一覧と使い方(50ページ目) - Weblio英語例文検索

Since a capacitance ratio X is not less than 0.1%, and a compensation time ratio Y is much more than 100%, an effect for lengthening a compensation time due to the parallel connection of the electrolytic capacitor 12 and the electric double layer capacitor bank 11 is increased.例文帳に追加

容量比Ｘが０．１％以上で、補償時間率Ｙが１００％よりかなり大になり、電解コンデンサ１２と電気二重層コンデンサバンク１１との並列接続による補償時間増大効果が大となる。 - 特許庁

This information distribution system, in which a plurality of terminal apparatuses 2 are logic-connected in multiple layer in a hierarchical structure with an information distribution apparatus 1 as vertex on a network, is provided with a connection management device 3 for managing the tree-shaped hierarchical structure.例文帳に追加

ネットワーク上で情報配信装置１を頂点として複数の端末装置２が階層構造で多層に論理接続される情報配信システムであって、ツリー状階層構造を管理する接続管理装置３を備える。 - 特許庁

This printed wiring board 2 is provided with a substrate 4 provided with a plurality of internal conductor layers 5a, 5b and an insulating layer 6 interposed between the conductor layers 5a, 5b, and at least one connection terminal 10 for electrically connecting a part between the internal conductor layers.例文帳に追加

プリント配線板2は、複数の内部導体層5a,5bと、これら導体層の間に介在された絶縁層6とを有する基板4と、内部導体層間を電気的に接続する少なくとも一つの接続端子10とを具備している。 - 特許庁

To provide a wiring substrate, in which adhesion between an electronic component to be embedded and embedding resin therefor is enhanced and the connection between the electronic component and an internal wiring layer or the like is made sure and stable, and to a provide a method of manufacturing the wiring substrate.例文帳に追加

内蔵される電子部品とこれを埋設する樹脂との密着性を高め、電子部品と内部の配線層などとの接続が確実で安定した配線基板と、およびこの配線基板の製造方法を提供する。 - 特許庁

To provide a semiconductor device such that a corner part formed of the top surface of a sealing resin layer and the internal surface of a through-hole where a post is arranged does not come into contact with an external connection terminal arranged on a tip surface of the post; and to provide a method of manufacturing the semiconductor device.例文帳に追加

ポストの先端面上に配置される外部接続端子に封止樹脂層の表面とポストが配置される貫通孔の内面とがなす角部が当接しない、半導体装置およびその製造方法を提供する。 - 特許庁

In addition, annealing treatment is made at a temperature of 1100°C or higher for at least one hour, thus fusing the surface layer of the connection part between the face plates 12a and 12b and post 13, and hence obtaining the silicon boat 11 where the members 12a, 12b, and 13 are integrated.例文帳に追加

しかも、１１００℃以上の温度で１時間以上アニールするために、面板１２ａ，１２ｂと支柱１３との連結部分の表層が融合して、各部材１２ａ，１２ｂ，１３が一体化したシリコンボート１１が得られる。 - 特許庁

In the first element A, a cathode electrode layer comprising a dielectric oxide coating film 4, a solid electrolyte 5, and a conductive member 6 is provided on a connection surface of a valve action metal substrate 1 to a mounting substrate, and cathode parts b1 to bn are formed.例文帳に追加

第１の素子Ａは、弁作用金属基体１の実装基板への接続面に誘電体酸化被膜４と、固体電解質５および導電性部材６からなる陰極電極層を設けて、陰極部ｂ１〜ｂｎを形成する。 - 特許庁

The conductive surface 21 is electrically connected with a terminal electrode 19 connected with a connection conductive land 4(A) having wearing electric potential and exposed from an insulating resin molded body 22 so as to be conductive with the shield layer 23.例文帳に追加

この導体面２１は、アース電位を有する接続用導電ランド４（Ａ）に接続された端子電極１９と電気的に接続されるとともに、シールド層２３と導通するように、絶縁樹脂成形体２２から露出している。 - 特許庁

In addition, the wiring grooves are formed into the fourth insulating film 7 and, at the same time, connection holes are formed in the second insulating film 5 by performing etching from the above of the third and second mask layers 10 and 9, and the third mask layer 10 is etched off.例文帳に追加

第３マスク層１０および第２マスク層９上からのエッチングにより、第４絶縁膜７に配線溝を形成すると共に第２絶縁膜５に接続孔を形成し、第３マスク層１０をエッチング除去する。 - 特許庁

In addition, mountability is improved even if an area (width) of the conductive region is small by a configuration such that an electrode provided on one principal plane of the substrate is to be a multilayered structure that is connected to an external connection electrode through a wiring layer.例文帳に追加

また、基板の一主面側に設ける電極を多層構造として配線層を介して外部接続電極に接続する構成とすることにより、導電領域の面積（幅）が小さくても実装性が向上する。 - 特許庁

To provide a wiring route determination method which decides a wiring route which makes connection distance between predetermined terminals of components connected via inter-layer connecting parts short as much as possible in a substrate on which the components are mounted and stacked.例文帳に追加

部品が搭載され積層される基板において、層間接続部を経由して接続される各部品の所定の端子間の接続距離が可及的短くなるような配線ルートを決定する配線ルート決定方法を提供する。 - 特許庁

In this semiconductor device, a pad section serving as an electrode for an external connection comprises: a first pad metal layer 61 formed in a top layer; a second pad metal layer 62 formed under the first pad metal layer 61 at both sides of an interlayer insulating film 71; and vias 63 which penetrate the interlayer insulating film 71 and electrically connect the first and second pad metal layers 61, 62.例文帳に追加

本発明の半導体装置では、外部接続用電極であるパッド部が、最上層に形成された第１のパッドメタル層６１と、第１のパッドメタル層６１の下に層間絶縁膜７１を挟んで形成された第２のパッドメタル層６２と、層間絶縁膜７１を貫通して第１のパッドメタル層６１と第２のパッドメタル層６２を電気的に接続するビア６３とからなり、第１のパッドメタル層６１の端部と第２のパッドメタル層６２の端部とが各層の厚み方向に沿って一致しないように互いにずれて配置される。 - 特許庁

This semiconductor device is constituted by stacking semiconductor chips formed by integrating elements on semiconductor substrates in layers across inter-layer insulating films so that those semiconductor chips are mutually connected by connection plugs buried in through holes bored in the semiconductor substrates and bumps provided on the connection plugs; and the connection plugs and bumps are formed integrally of the same metal having a fusion point of ≥400°C.例文帳に追加

半導体基板に素子が集積形成された半導体チップを層間絶縁膜を介して複数層積層してなり、これら複数の半導体チップの相互間は、前記半導体基板に設けられた貫通孔に埋め込まれた接続プラグ、およびこの接続プラグ上に設けられているバンプにより接続されている半導体装置であって、前記接続プラグおよびバンプは、４００℃以上の融点を有する同一金属により、一体的に形成されていることを特徴とする。 - 特許庁

To provide a multilayer wiring board using conductive paste whose electric characteristics are excellent by forming protrusions having shapes and sizes suitable for improving inter-layer electric connection with the high degree of freedom without generating the sharp increase of costs, and reducing the electric resistance of a multi-layer connecting electric circuit.例文帳に追加

層間の電気的接続を改善するのに適した形状、大きさの突起部を高い自由度をもって、しかも大幅なコスト高を招く形成し、導電性ペーストを用いた多層配線基板において多層接続の電気回路の電気抵抗が多層接続電気回路の電気抵抗が低く、電気的特性に優れた多層配線基板を得ること。 - 特許庁

A metal layer 18 for sealing and a metal layer 19 for electrical connection are formed on a surface insulating film 16 by etching back a part formed at a region E3 for junction in a multilayer insulating film, comprising a surface insulating film 16 and a multilayer structure section 41 formed at the side of the main surface of an SOI semiconductor substrate 10.例文帳に追加

半導体基板であるＳＯＩ基板１０の主表面側に形成された表面絶縁膜１６と多層構造部４１とからなる多層絶縁膜のうち接合用領域部Ｅ３に形成されている部位をエッチバックし、表面絶縁膜１６上に封止用金属層１８および電気接続用金属層１９を形成する。 - 特許庁

To provide a multilayered printed wiring board, which has an opening in a desired form, improved in flame resistance, improved in reliability in connection by hardly peeling off between a conductor circuit and a resin insulating layer or hardly cracking the resin-insulating layer, and improved in opening property, when forming an opening for via hole at the time of producing the multilayered printed wiring board.例文帳に追加

難燃性に優れ、導体回路と樹脂絶縁層との間で剥離が発生したり、樹脂絶縁層にクラックが発生したりしにくいため接続信頼性に優れ、また、多層プリント配線板製造時のバイアホール用開口の形成する際の開口性に優れるため、所望の形状の開口を有する多層プリント配線板を提供する。 - 特許庁

In connection among the semiconductor layers, the first and fifth semiconductor layers are connected with a first reference voltage, the second and fourth semiconductor layers are connected with a second reference voltage, the third semiconductor layer is connected with a second supply voltage, and the sixth semiconductor layer is connected with a first supply voltage.例文帳に追加

半導体層間の接続は、第１の半導体層および第５の半導体層は、第１の基準電圧に接続され、第２の半導体層および第４の半導体層は、第２の基準電圧に接続され、第３の半導体層は、第２の電源電圧に接続され、第６の半導体層は、第１の電源電圧に接続されている。 - 特許庁

A copper palladium alloy film 5 as a seed layer is formed in a wiring trench 2 and a connection hole 3, a copper film 6 that complements a function as the seed layer of the copper palladium alloy film 5 is formed on the copper palladium alloy film 5 by a nonelectrolytic plating, and then a cooper film 7 as a wiring is formed on the copper film 6 by an electrolytic plating.例文帳に追加

配線溝２および接続孔３の内壁にシード層としての銅パラジウム合金膜５を形成し、次に銅パラジウム合金膜５のシード層としての機能を補完する銅膜６を無電解めっきにより銅パラジウム合金膜５上に形成し、次に電解めっきを用いて銅膜６上に配線としてのＣｕ膜７を形成する。 - 特許庁

To form a sealing member in which there is little unevenness of a cut surface of the sealing member in which a resin layer and a sealing substrate are pasted together, seal a spontaneous light emitting part formed on a panel substrate with high precision by a simple process, and prevent connection defect and display defect due to formation of the resin layer on an extraction wiring.例文帳に追加

樹脂層と封止基板が貼り合わされた封止部材の切断面の凹凸が少ない封止部材を形成すること、パネル基板上に形成された自発光部を簡単な工程により高精度に封止すること、引出し配線上に樹脂層が形成されることによる接続不良や表示不良を防止すること、等。 - 特許庁

Resin layers are formed by packing a resin to the circumferences of the elements arranged on the front surface of a release material layer and the elements and the peeling surfaces of the resin layers are formed flush with each other by peeling the resin layers from the release material layer, by which electrode pads and wiring are easily formed while the defect of connection is suppressed.例文帳に追加

本発明は、離型材層の表面に配置された素子の周囲に樹脂を充填して樹脂層を形成し、前記樹脂層を前記離型材層より剥離することにより前記素子と前記樹脂層の剥離面を同一平面に形成することにより、接続不良を極力抑えながら電極パッド及び配線を容易に形成することができる。 - 特許庁

A connection part of the wiring 30 of a first electrode 12 and a driving circuit 20 is electrically connected by capacity coupling in a state where an insulation layer 40 for a capacitor used as a capacitor made of same material as a second insulation layer 15 for structuring the inorganic EL element 10 is inserted in series between the wiring 30 and the driving circuit 20.例文帳に追加

第１の電極１２の配線３０と駆動回路２０との接続部は、これら配線３０と駆動回路２０との間に、無機ＥＬ素子１０を構成する第２の絶縁層１５と同じ材料よりなるコンデンサとしてのコンデンサ用絶縁層４０を直列に挿入した状態で容量結合により電気的に接続されている。 - 特許庁

To enhance connection reliability without reducing adhesive strength to adherend, in relating to an anisotropic electro-conductive film having a double layered structure in which an conductive particle containing layer comprising a polymerizable acrylic compound hardening comparatively low temperature and in short time than a thermosetting epoxy resin, and a film forming resin is laminated on an insulating adhesive layer.例文帳に追加

熱硬化性エポキシ樹脂よりも比較的低温・短時間での硬化が可能な重合性アクリル系化合物をフィルム形成樹脂と共に含有する導電性粒子含有層が絶縁性接着層に積層された２層構造の異方性導電フィルムについて、被着体に対する接着強度を低下させずに接続信頼性をより向上させる。 - 特許庁

To provide a manufacturing method of a semiconductor device which realizes excellent electrical connection of a wiring layer, by preventing generation of imperfect burying which is to be caused by gas discharge from an interlayer insulating film, when conductor is buried in a connecting hole opened on the interlayer insulating film containing a low permittivity film and a plug layer is formed.例文帳に追加

本発明は、低誘電率膜を含む層間絶縁膜に開口した接続孔に導電体を埋め込んでプラグ層を形成する際に、層間絶縁膜からのガス放出に起因する埋め込み不良の発生を防止して、配線層の良好な電気的な接続を実現する半導体装置の製造方法を提供することを目的とする。 - 特許庁

The disclosed method includes the steps of judging that a connection related to the terminal is to be at least partially canceled in one of the first and the second communication network layers, and transferring the judgement from one communication network layer wherein that judgement is made, through an interface between the first and the second communication network layers to the other communication network layer.例文帳に追加

第１及び第２通信ネットワーク層の一方においてターミナルに関連した接続の少なくとも一部分を解除すべきであると判断し、そして判断を、その判断がなされた一方の通信ネットワーク層から、第１及び第２の通信ネットワーク層間のインターフェイスを経て、他方の通信ネットワーク層へ転送するという段階を備える。 - 特許庁

A semiconductor module A includes: a module substrate 1; multiple electronic components 2 mounted on an upper surface of the module substrate 1; a sealing resin layer 3 sealing an upper surface of the module substrate 1 including these electronic components 2; an outer package shield 4 covering an upper surface of the sealing resin layer 3; and a connection part 5 integrally formed with the outer package shield 4.例文帳に追加

モジュール基板１と、モジュール基板１の上面に実装された複数個の電子部品２と、これらの電子部品２を含むモジュール基板１の上面を封止する封止樹脂層３と、封止樹脂層３の上面を覆う外装シールド４と、外装シールド４と一体に形成された接続部５とを備えている半導体モジュールＡ。 - 特許庁

The method comprises a step of preparing a base substrate 101 having a connection pad 102 exposed by a solder resist open part; a step of forming a foam resin layer 107 having an opening for forming a metal post on a solder resist 103; a step of forming a metal post 108 on the opening; and a step of removing the foam resin layer 107.例文帳に追加

半田レジストオープン部によって露出された接続パッド１０２を有するベース基板１０１を準備する段階と、半田レジスト１０３上にメタルポスト形成用開口部を有する発泡樹脂層１０７を形成する段階と、開口部にメタルポスト１０８を形成する段階と、発泡樹脂層１０７を除去する段階と、を含むものである。 - 特許庁

The SOI wafer 1 consists of a support substrate 11 of a CZ (Czochralski zone) wafer, a separated oxide film 12 having an opening 4 narrower than a blade width within a dicing line 2 on this support substrate 11, a silicon active layer 13 arranged on the separated oxide film 12, and a connection part 14 formed of silicon which buries the opening 4 to connect with the active layer 13.例文帳に追加

ＳＯＩウェハ１は、ＣＺウェハの支持基板１１と、この支持基板１１上にダイシングライン２内でブレード幅より狭い開口部４を有する分離酸化膜１２と、分離酸化膜１２上に配置されるシリコンの活性層１３と、開口部４を埋め、活性層１３と接続するシリコンで形成された接続部１４とで構成される。 - 特許庁

To provide a multilayered printed wiring board, which has an opening in a desired from, improved in flame resistance, improved in reliability in a connection by hardly peeling off between a conductor circuit and a resin insulating layer or hardly causing cracking in the resin insulating layer, and improved in opening property when forming an opening for via hole at manufacture of the multilayer printed wiring board.例文帳に追加

難燃性に優れ、導体回路と樹脂絶縁層との間で剥離が発生したり、樹脂絶縁層にクラックが発生したりしにくいため接続信頼性に優れ、また、多層プリント配線板製造時のバイアホール用開口を形成する際の開口性に優れるため、所望の形状の開口を有する多層プリント配線板を提供する。 - 特許庁

Since a correction circuit for correcting dispersion in voltage among electric double layer cells C101 to C106 can be connected to each of the external connection terminals TM101 to TM107, charging can be carried out to make the voltage of each of the electric double layer cells C101 to C106 equal, thus effectively storing electric energy.例文帳に追加

これによって、各電気二重層セルＣ１０１〜Ｃ１０６間の電圧のばらつきを補正するための補正回路を外部接続端子ＴＭ１０１〜ＴＭ１０７の各々に接続することができるので、各電気二重層セルＣ１０１〜Ｃ１０６の電圧が均等になるように充電を行うことができ、電気エネルギーを効率よく蓄えることができる。 - 特許庁

The external connection terminal FB is formed such that part thereof is electrically connected to a pad part 12P exposed from the outermost insulating layer 14 on an electronic component mounting surface side of a wiring board body, and an air gap AG is held between the insulating layer 14 and itself in a part for connecting the electrode terminal 21 of the electronic component 20 thereto.例文帳に追加

この外部接続端子ＦＢは、その一部分が、配線基板本体の電子部品実装面側の最外層の絶縁層１４から露出するパッド部１２Ｐに電気的に接続され、電子部品２０の電極端子２１が接続される部分において当該絶縁層１４との間に空隙ＡＧを保つように形成されている。 - 特許庁

By removing the separator 30 from the anisotropic conductive film 10 after the temporary connection, the anisotropic conductive adhesive layer 40 is made exposed, its exposed face and a prescribed face of a covered body 30 are pasted together, and the covered body 20 and the covered body 30 are crimped and finally connected in a state that the anisotropic conductive adhesive layer 40 is interposed between these.例文帳に追加

仮接続後の異方導電性フィルム１０からセパレータ３０を除去して異方導電性接着剤層４０を露出させ、その露出面と被着体３０の所定面とを貼り合わせ、被着体２０と被着体３０とをこれらの間に異方導電性接着剤層４０が介在した状態で圧着して本接続する。 - 特許庁

The second ground connection pattern is connected to only a reverse-surface ground pattern 40 of the high-frequency module through a via hole, and connected to neither an internal layer ground 55 connected to a semiconductor element 24 for power amplification nor an internal layer ground 57 connected to duplexers 4a and 4b before being connected to the reverse-surface ground pattern 40.例文帳に追加

前記第２のグランド接続パターンは、高周波モジュール２２の裏面グランドパターン４０にのみビアを介して接続されており、裏面グランドパターン４０に接続されるまで、電力増幅用半導体素子２４と接続される内層グランド５５やデュプレクサ４ａ、４ｂと接続される内層グランド５７とは接続されないことを特徴とするものである。 - 特許庁

The semiconductor device is provided with a semiconductor chip 20 having bumps 22, a substrate 30 facing the semiconductor chip 20, on which interconnection patterns 32 are formed for electrical connection to the bumps 22, and the bonding member 10 having a first layer 11 comprising an insulating filler (e.g. silica filler 14) and a second layer 12 without comprising the insulating filler.例文帳に追加

半導体装置は、バンプ２２を有する半導体チップ２０と、半導体チップ２０と対向してバンプ２２と電気的に接続する配線パターン３２が形成された基板３０と、絶縁性のフィラー（例えばシリカフィラー１４）を含む第１の層１１と絶縁性のフィラーを含まない第２の層１２とを含む接着部材１０と、を有する。 - 特許庁

To realize a method for forming conductive parts in a micropore through hole of a circuit board which can appropriately improve connection reliability of conduction and can reliably respond to micropore wiring patterns, by making the interconduction between inner layer wiring patterns and outer layer wiring patterns as small as possible with a multilevel construction.例文帳に追加

多層回路基板の場合であって内層配線パタ−ンと外層配線パタ−ンとの相互導通を段状の構造で可及的に微小化することによって導通の接続信頼性を好適に高めながら微細な配線パタ−ンにも確実に対応することの可能な回路基板の微細スル−ホ−ル導通部の形成法を提供する。 - 特許庁

An antiferromagnetic layer 24 that can cause a switched connection bias between it and a free magnetic layer 23 of each of the magnetic resistance effect elements to be generated without anneal processing in the magnetic field and the magnetizing directions of the free magnetic layers 23 to be aligned with the sensitivity axis directions in a state permitting variations of magnetization is disposed on the upper faces of the free magnetic layers 23.例文帳に追加

各磁気抵抗効果素子のフリー磁性層２３の上面には、フリー磁性層２３との間で磁場中でのアニール処理を行うことなく交換結合バイアスを生じさせ各フリー磁性層２３の磁化方向を磁化変動可能な状態で感度軸方向に対して直交方向に揃えることができる反強磁性層２４が設けられている。 - 特許庁

In the lead frame for a semiconductor device, a rough plated layer 5 having a rough surface where bonding is possible and adhesiveness with the resin 9 is improved is formed at a wire bonding part being the upper surface of the lead 3, and a smooth surface plated layer 6 having a smooth surface where wettability of solder is improved is formed at an external connection terminal part being the lower surface of the lead.例文帳に追加

半導体装置用リードフレームにおいて、リード３の上面であるワイヤーボンディング部に、ボンディングが可能で樹脂９との密着性を向上させる粗さの表面を持つ粗面めっき層５を形成し、リードの下面である外部接続端子部に、半田の濡れ性が良い平滑な表面を持つ平滑面めっき層６を形成する。 - 特許庁

The nonvolatile semiconductor storage device comprises: a memory cell transistor 20 that is provided in a first region 31 of a semiconductor substrate 30; first and second pseudo-memory cell transistors 10 provided on a second region 32; and a connection layer 5 for connecting both the pseudo-memory cell transistors 10.例文帳に追加

半導体基板３０の第１領域３１に設けられたメモリセルトランジスタ２０と、第２領域３２に設けられた第１及び第２擬似メモリセルトランジスタ１０と、両擬似メモリセルトランジスタ１０を接続する接続層５とを具備する。 - 特許庁

The auxiliary electrodes 20X and 20Y are respectively connected to a pulse generating circuit, and when the connection is cut off after impressing voltage in a reset period, electric charge is accumulated on a surface of the protective layer 19 according to electric potential of an electric charge holding part CH.例文帳に追加

補助電極２０Ｘ，２０Ｙはそれぞれパルス発生回路に接続されており、リセット期間中に電圧が印加された後にその接続が遮断されると、電荷保持部ＣＨの電位に応じて保護層１９の表面に電荷が蓄積される。 - 特許庁

The lead conductor 5 is almost rectangular nearly at the center in the respective layers in such an attitude that the lengthwise direction is aligned with one diagonal line, and the external connection conductor 6 is formed into a strip pattern extending diagonally in the respective layer.例文帳に追加

引き出し導体５は該当各層で略中央に位置する略長方形状として、長手方向が一方の対角線に一致する姿勢とし、外部接続導体６は該当層で一方の対角に延びて繋ぐ帯状パターンに形成する。 - 特許庁

To provide a manufacturing method of a liquid crystal display device, which forms contact holes having a good electric connection and a reflecting plate with good scattering characteristics over the whole substrate, and stably measures thickness of a liquid crystal layer.例文帳に追加

基板全体にわたって、良好な電気的接続を有するコンタクトホール及び良好な散乱特性を有する反射板を形成し、かつ液晶層の厚みの安定した測定が可能な反射型液晶表示装置の製造方法を提供する。 - 特許庁

In this way, the sharp blade arranged substantially in parallel clearly cuts in through a certain non-conductive layer (singular number or multiples), and brings about sure electric connection between the interconnetion element and the terminals of the electronic parts.例文帳に追加

このようにして、実質的に平行に配向された鋭利なブレードは、端子表面上にある何らかの非導電性層（単数又は複数）を通って鮮やかに切り込み、相互接続要素と電子部品の端子の間に確実な電気接続をもたらす。 - 特許庁

Since the electrode 2 of the functional element 1 and the electrode wiring pattern 5 on a surface layer of the structure 4 are formed on the continuous same plane, they are connected without causing blur, etc. even on the occasion of wire connection by a conductive paste 6.例文帳に追加

この機能素子１の電極２と構造体４の表層の電極配線パターン５とが連続した同一面上に形成されていることから、導電性ペースト６による結線に際しても、にじみ等が発生せず接続されている。 - 特許庁

Next, each wiring substrate 10, 20 and 30 is laminated to align each wiring layer so as to be mutually connected through the Cu post 17 and each connection terminal 27, 36, and a resin is filled between each substrate after each substrate is electrically connected.例文帳に追加

次に、各配線基板１０，２０，３０を、Ｃｕポスト１７及び各接続端子２７，３６を介して各配線層が相互に接続されるように位置合わせして積層し、各基板間を電気的に接続した後、各基板間に樹脂を充填する。 - 特許庁

In the method of manufacturing the connection structure 1, the minimum melting viscosity at 60 to 200°C of the anisotropic conductive material layer in the laminate 1A before being crimped is made to be 500 Pa s or more and less than 3,000 Pa s.例文帳に追加

本発明に係る接続構造体１の製造方法では、圧着前の上記積層体１Ａにおける上記異方性導電材料層の６０〜２００℃での最低溶融粘度を、５００Ｐａ・ｓ以上、３０００Ｐａ・ｓ未満にする。 - 特許庁

The upper connection layer 4 comprises parallel arrangement of vertically disposed block type couplers 41, 42, 43, and 44 each having a vertical passage 61 for connecting a line of mutually adjacent fluid control devices to each other, and a through passage 62 connected to the fluid control devices.例文帳に追加

上接続層4が、１つの列の隣り合う流体制御機器同士を接続する縦方向通路61および流体制御機器に通じる貫通路62を有し縦方向に並ぶブロック状継手41,42,43,44が並列に配置されることにより形成されている。 - 特許庁