「diffusion region」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Then, the floating diffusion region 14 is connected with a source follower circuit 6.例文帳に追加

そして、フローティングディフュージョン領域１４は、ソースホロア回路６と接続される。 - 特許庁

SENSE AMPLIFIER DEVICE COMPRISING MOLTEN DIFFUSION REGION AND DISTRIBUTED DRIVER SYSTEM例文帳に追加

溶融された拡散領域と分散されたドライバ系を有するセンスアンプ装置 - 特許庁

This p^+-type body contact diffusion region 7B is formed at the center of the n^+-type source diffusion region 9 in plan view, and has an electric connection relation with the p-type body region protrusion 3a.例文帳に追加

このＰ^+型ボディコンタクト拡散領域７ＢはＮ^+型ソース拡散領域９の平面視中心部に形成され、Ｐ型ボディ領域突出部３ａと電気的接続関係を有する。 - 特許庁

The anti-diffusion region 22 is provided to have a thickness not smaller than a diffusion distance of the P type impurity from the collector region 11 toward the buffer region 12 in an element formation process.例文帳に追加

拡散防止領域２２は、素子形成プロセスにおいてコレクタ領域１１からバッファ領域１２側へＰ型不純物が拡散する距離以上の厚みで設けられている。 - 特許庁

A P^+ diffusion layer 8 is formed outside the source region and the P^+ diffusion region detaches the source region from the oxidized film for element isolation by the previously predetermined distance.例文帳に追加

例えば、ソース領域の外側にＰ^＋拡散層８を形成して、このＰ^＋拡散層によって予め規定された距離だけソース領域を素子分離用酸化膜から離間する。 - 特許庁

The first impurity diffusion layer 104 constitutes the drain region of a memory transistor MT and the source region of a selection transistor ST, and the first impurity diffusion layer 124 constitutes the drain region of the selection transistor ST.例文帳に追加

第１不純物拡散層１０４はメモリトランジスタMTのドレイン領域と選択トランジスタSTのソース領域、第１不純物拡散層１２４は選択トランジスタSTのドレイン領域をなす。 - 特許庁

Meanwhile, an n+ diffusion region 12b of the source electrode and an n+ diffusion region 13b of the drain region are formed by injecting a high-concentration n-type impurity into the simultaneously provided contact holes.例文帳に追加

なお、ソース電極のｎ＋拡散領域１２ｂとドレイン電極のｎ＋拡散領域１３ｂは、同時に設けたコンタクトホールに高濃度のｎ型不純物を注入して形成する。 - 特許庁

After an n^- diffusion region 60 becoming a drift region is formed on a p^- substrate 50, a part of the substrate 50 and the n^- diffusion region 60 are removed selectively to form a trench 51.例文帳に追加

ｐ^-基板５０にドリフト領域となるｎ^-拡散領域６０を形成した後に、基板５０およびｎ^-拡散領域６０の一部を選択的に除去してトレンチ５１を形成する。 - 特許庁

According to the plantation, an auxiliary diffusion region 153, is formed as consisting of a second impurity having a concentration higher than that of the extension region 151 and lower than that of the main diffusion region 152 of the source/drain.例文帳に追加

これにより、エクステンション領域１５１よりも高く、かつソース／ドレインの主拡散領域１５２よりも低い濃度の第２不純物による補助拡散領域１５３が形成される。 - 特許庁

The oxide film 13 in a memory section however is formed, in contact with the lower surface of the first diffusion region 22, in the region below the gate electrode 21 and the first diffusion region 22.例文帳に追加

一方、メモリ部の埋め込み酸化膜１３は、第１の拡散領域２２の下面に接してゲート電極２１及び第１の拡散領域２２の下方の領域に形成されている。 - 特許庁

To provide a trenched DMOS transistor having a deep diffusion region which minimizes a region required to provide the deep body diffusion region having a sufficient depth.例文帳に追加

十分な深さを有する深いボディ拡散領域を設けるために必要とされる領域を最小化する、深い拡散領域を有するトレンチ形ＤＭＯＳトランジスタを提供する。 - 特許庁

The second control gate 11b controls a channel in a region between the select gate 3a and the first diffusion region 7a, or between the select gate 3a and the second diffusion region 7b.例文帳に追加

第２のコントロールゲート１１ｂは、セレクトゲート３ａと第１の拡散領域７ａの間、又は、セレクトゲート３ａと第２の拡散領域７ｂの間の領域のチャネルを制御する。 - 特許庁

Even if the upper end face of a gate electrode is located below the second diffusion region 6, an offset region is not formed by the first diffusion region 5.例文帳に追加

そのことで、本発明では、ゲート電極の上端面が、第２の拡散領域６よりも下方に位置しても第１の拡散領域５により、オフセット領域を形成することはない。 - 特許庁

By this structure, the lateral diffusion width of a P-type diffusion layer 13 in the separation region 1 is suppressed, and the formation region of the separation region and the device size of the MOS transistor are reduced.例文帳に追加

この構造により、分離領域１のＰ型の拡散層１３の横方向拡散幅が抑制され、分離領域の形成領域及びＭＯＳトランジスタのデバイスサイズが低減される。 - 特許庁

A nitrogen diffusion region 14 with nitrogen ions introduced thereinto is formed apart from the element isolation region 13 at an interval at the upper part of at least the drain diffusion layer 18 in the drain diffusion layer 18 and source diffusion layer 18.例文帳に追加

ドレイン拡散層１８及びソース拡散層１８のうちの少なくともドレイン拡散層１８の上部には、窒素イオンが導入された窒素拡散領域１４が素子分離領域１３と間隔をおいて形成されている。 - 特許庁

The pn junction diode 22a for temperature detection is formed with an n-type diffusion layer 21 formed in the p-type diffusion layer 20 as a cathode region, and a P^+ diffusion layer 19b formed in the n-type diffusion layer 21 as an anode region.例文帳に追加

温度検出用ＰＮ接合ダイオード２２ａは、Ｐ型拡散層２０内に形成されるＮ型拡散層２１をカソード領域とし、Ｎ型拡散層２１内に形成されるＰ＋拡散層１９ｂをアノード領域とする。 - 特許庁

A first conductivity diffusion region 14 constituting the well contact is formed within the same active region as the diffusion regions 8, 10 and 12, and separated from the second conductivity diffusion region 12 by a separation gate 13.例文帳に追加

ウェルコンタクトを構成する第１導電型の拡散領域１４は、拡散領域８、１０、１２と同一活性領域内に形成され、且つ、第２導電型の拡散領域１２に対して、分離ゲート１３により分離されている。 - 特許庁

A p^+-type impurity diffusion region 12, an n^+-type impurity diffusion region 14 and a p^+-type impurity diffusion region 16 connected to the source electrode V_dd are shared in field PMOS1 and field PMOS2.例文帳に追加

このソース電極Ｖ_ｄｄに接続されたＰ^＋型不純物拡散領域１２、Ｎ^＋型不純物拡散領域１４およびＰ^＋型不純物拡散領域１６が、フィールドＰＭＯＳ１とフィールドＰＭＯＳ２とで共用されている。 - 特許庁

An HVN(high voltage n)-ion implantation is conducted to only the floating diffusion region, the bit line diffusion region and is not applied to the common source region, and an LVN(low voltage n)-ion implantation also is not applied to the common source region.例文帳に追加

ＨＶＮ−イオン注入をフローティング接合領域およびビットライン接合領域にのみ実施して共通ソース領域には実施せず、ＬＶＮ−イオン注入も共通ソース領域には適用しない。 - 特許庁

Moreover, each diffusion region 31 is separated from a region for forming thereon such elements as transistors (an element forming region), by using each thermal oxidation film 40 so formed as to contact it with each diffusion region 31.例文帳に追加

そして、この拡散領域３１は、同拡散領域３１と接するようにして形成されている熱酸化膜４０によって、トランジスタ等の素子の形成される領域（素子形成領域）と分離されている。 - 特許庁

The semiconductor apparatus comprises a first diffusion region 22 provided in the surface layer of a semiconductor substrate 10, having a first impurity and germanium, and a second diffusion region 24 provided more shallowly than the first diffusion region 22 from the surface of the first diffusion region 22, having a second impurity not contributing to conductivity.例文帳に追加

半導体基板１０の表面層に設けられ、導電性に寄与する第１の不純物及びゲルマニウムを含む第１の拡散領域２２と、第１の拡散領域２２の表面から第１の拡散領域２２より浅く設けられ、導電性に寄与しない第２の不純物を含む第２の拡散領域２４とを備える。 - 特許庁

The diffusion region 102 has: a bent part; a groove 105 formed by etching the substrate 101 along the diffusion region 102 at the outer side of the bent part of the diffusion region 102; and a buffer layer 1 (111) having a refractive index equal to or greater than that of the substrate 101 and provided at the upper part of the diffusion region 102.例文帳に追加

この拡散領域１０２は、曲がり部を有し、拡散領域１０２の曲がり部の外側に、拡散領域１０２に沿って基板１０１を掘り下げて形成した溝１０５と、拡散領域１０２の上部に設けられ、基板１０１の屈折率以上の屈折率を有するバッファ層１（１１１）と、を備えてなる。 - 特許庁

The maximum dimension of the overlapped section with the gate electrode 8 to a depthwise direction in the first diffusion layer region 10 and the second diffusion layer region 11 is made larger than the half of the dimension of the gate electrode, in a direction in parallel with the direction connecting the first diffusion layer region and the second diffusion layer region.例文帳に追加

第１の拡散層領域１０および第２の拡散層領域１１中、ゲート電極８とオーバーラップした部分の深さ方向への最大寸法は、ゲート電極の、第１の拡散層領域と第２の拡散層領域とを結ぶ方向と平行な方向の寸法の半分よりも大きい。 - 特許庁

An impurity concentration of the first diffusion region 101 is higher than that of a depletion layer extended from a junction surface between the first diffusion region 101 and the semiconductor substrate 100 and formed in the main whole part of the first diffusion region 101 at the time of applying a voltage to the second diffusion region 108.例文帳に追加

第１拡散領域１０１の不純物濃度は、第２拡散領域１０８に電圧を印加した際に、第１拡散領域１０１と半導体基板１００との接合面から拡張する空乏層が第１拡散領域１０１の主たる部分全般に形成される濃度より高い濃度である。 - 特許庁

In a P channel MOS transistor having a P+ type source diffusion layer 22 and an N well region 12 both having an identical potential, for example, the source diffusion layer 22 and an N+ type substrate diffusion layer 23 of a diffusion region different in type from the layer 22 are formed on a surface of the N well region 12 at a location corresponding to the source region.例文帳に追加

たとえば、Ｐ^+ 型ソース拡散層２２とＮウェル領域１２とが同電位になるＰチャネルＭＯＳトランジスタにおいては、Ｎウェル領域１２の表面部のソース領域に対応する部位に、ソース拡散層２２と、ソース拡散層２２とは異種拡散領域となるＮ^+ 型基板拡散層２３とを形成する。 - 特許庁

The second switch SW2 includes a second diffusion layer region 14 of a second conductive n-type formed on the substrate 15, a third diffusion layer region 11a of the first conductive p-type surrounded by the second diffusion layer region 14, and a second MOS transistor 10a formed on the second diffusion layer region 11a.例文帳に追加

第２スイッチＳＷ２は、基板１５上に形成された第２導電型Ｎの第２拡散層領域１４と、第２拡散層領域１４に囲まれた第１導電型Ｐの第３拡散層領域１１ａと、第２拡散層領域１１ａ上に形成された第２ＭＯＳトランジスタ１０ａとを備える。 - 特許庁

The isolation region 1 is formed by connecting P type buried diffusion layers 8, 9 with a P type diffusion layer 10.例文帳に追加

分離領域１は、Ｐ型の埋込拡散層８、９及びＰ型の拡散層１０が連結し、形成されている。 - 特許庁

An N-type diffusion layer 7 is formed as a drain region so that it faces the N-type diffusion layer 6.例文帳に追加

そして、Ｎ型の拡散層６と対向するように、ドレイン領域としてのＮ型の拡散層７が形成されている。 - 特許庁

An area of the heat diffusion region 5 is made larger than that of the element regions 13.例文帳に追加

熱拡散部５の面積を素子配設部１３の面積よりも大きくする。 - 特許庁

Then each diffusion region, contact holes, and electrode wiring are formed.例文帳に追加

各拡散領域を形成し、コンタクトホールを形成し、電極配線を形成する。 - 特許庁

In the InP window layer 5, a p-type diffusion layer region 7 is formed.例文帳に追加

また、ＩｎＰ窓層５には、ｐ型拡散層領域７が形成されている。 - 特許庁

A p-embedded layer 13 is formed right below the n-diffusion region 5.例文帳に追加

ｎ-拡散領域５の直下には、ｐ-埋め込み層１３が形成されている。 - 特許庁

The impurity diffusion region has a metal silicide film 46 on the major surface side.例文帳に追加

不純物拡散領域は、主表面側に金属シリサイド膜46を有している。 - 特許庁

A second diffusion region formed at the peripheral part of the bit line is provided further.例文帳に追加

ビットラインの周辺部に形成された第２拡散領域をさらに備える。 - 特許庁

The charge-collecting area (29) includes an active region (32) of a second diffusion type and an inactive region (33).例文帳に追加

電荷収集域（２９）は、第二の拡散形式の作用領域（３２）と、非作用領域（３３）とを含んでいる。 - 特許庁

Further, the second N well 11 is formed so as to be located at a region immediately below a collector impurities diffusion region 12.例文帳に追加

また、第２Ｎウェル１１は、コレクタ不純物拡散領域１２の右下の領域にくるように形成する。 - 特許庁

An N type impurity diffusion region 5 is formed in an element formation region surrounded with a field insulating film 2.例文帳に追加

フィールド絶縁膜２によって囲まれた素子形成領域内にＮ型不純物拡散領域５を形成する。 - 特許庁

At least the edge of the semiconductor layer (the P+ diffusion region, the intrinsic region) is covered with the anode electrode.例文帳に追加

この半導体層（Ｐ＋拡散領域、真性領域）の少なくともエッジ部分をアノード電極で被覆する。 - 特許庁

The NPN transistor forms an N-type collector region 60 through diffusion in the island region 25, to form a collector layer.例文帳に追加

ＮＰＮトランジスタは、島領域２５にＮ型のコレクタ領域６０を拡散により形成して、コレクタ層とする。 - 特許庁

The impurity diffusion region 17 is not arranged between the drain region 16 and the element isolation film 12.例文帳に追加

不純物拡散領域１７は、ドレイン領域１６と素子分離膜１２との間には配置されていない。 - 特許庁

The second wells are formed in the first conductivity type region formed extensively over the surface layer region of the side face of the step from a region adjacent to the impurity diffusion region of a flat region between the first well and the impurity diffusion region and having an impurity concentration lower than that of the first well.例文帳に追加

第２ウェルは、第１ウェルと不純物拡散領域との間に、平坦領域の不純物拡散領域に隣接する領域からステップ部の側面の表層領域にわたって形成された第１ウェルよりも不純物濃度が低い第１導電型の領域である。 - 特許庁

The solid-state imaging device has a floating diffusion region FD of the second conductivity type formed in a region isolated by the element isolation region 28 in the first semiconductor region.例文帳に追加

第１の半導体領域の素子分離領域２８で分離された領域内に形成された第２導電型のフローティングディフージョン領域ＦＤを有する。 - 特許庁

A drain diffusion layer 11b comprises a lightly doped region 5a and a heavily doped region 5b, and the region 5a is located at a channel region side.例文帳に追加

ドレイン拡散層１１ｂを、低濃度不純物領域５ａと高濃度不純物領域５ｂとで構成し、低濃度不純物領域５ａをチャンネル領域側に配置する。 - 特許庁

The semiconductor device includes gate electrode parts G21a-G21c formed over a P type diffusion region, an N type diffusion region, and an element isolation region, and arranged on a diffusion region; and a plurality of gate polysilicon films G20a-G20c having gate wiring parts G22a-G22c arranged on the element isolation region.例文帳に追加

半導体装置は、Ｐ型拡散領域，Ｎ型拡散領域及び素子分離領域に跨って形成され、拡散領域上に位置するゲート電極部Ｇ２１ａ〜Ｇ２１ｃと、素子分離領域上に位置するゲート配線部Ｇ２２ａ〜Ｇ２２ｃとを有する複数のゲートポリシリコン膜Ｇ２０ａ〜Ｇ２０ｃを備えている。 - 特許庁

A P-type high-concentration impurity diffusion layer 130 is provided in the region jointing to the ground wiring 130 of the silicon substrate 10, and a P-type semiconductor diffusion region 160 is provided in the region between the P-type high-concentration impurity diffusion layer 140 and the P-type well region 120.例文帳に追加

シリコン基板１０のグランド配線１３０を接合する領域には、Ｐ型高濃度不純物拡散層１４０が設けられ、このＰ型高濃度不純物拡散層１４０とＰ型ウエル領域１２０との間の領域には、Ｐ型半導体拡散領域１６０が設けられている。 - 特許庁