例文 (999件) |
gate regionの部分一致の例文一覧と使い方
該当件数 : 4381件
The MOSFET semiconductor device includes a semiconductor substrate of a first conductivity type, an epitaxial layer of the first conductivity type, a first semiconductor region of a second conductivity type and a second semiconductor region of the first conductivity type formed in the epitaxial layer, a trench formed from a surface of the epitaxial layer through the second semiconductor region and the first semiconductor region, and a gate oxide film and a gate electrode provided in the trench.例文帳に追加
MOSFET型半導体装置が、第1導電型の半導体基板と、第1導電型のエピタキシャル層と、エピタキシャル層に設けられた第2導電型の第1半導体領域と第1導電型の第2半導体領域と、エピタキシャル層の表面から第2半導体領域と第1半導体領域を貫いて設けられたトレンチと、トレンチ内に設けられたゲート酸化膜とゲート電極とを有する。 - 特許庁
To provide a double-gate field effect transistor in which a channel region with a uniform thickness is formed by a simple process and which has stable characteristics.例文帳に追加
簡単な工程により、均一な厚さのチャネル領域を形成し、特性の安定したダブルゲート型電界効果トランジスタを提供すること。 - 特許庁
Then, the high-concentration diffusion region 19 of a high breakdown MOS transistor is formed with the gate structure 6 and the second side wall 18 as a mask.例文帳に追加
そして、ゲート構造6及び第2のサイドウオール18をマスクとして高耐圧MOSトランジスタの高濃度拡散領域19を形成する。 - 特許庁
The concentration of impurities at a region in the channel layer 5 which is in contact with at least the gate insulating film 7 is at least 1×10^17 cm^-3.例文帳に追加
チャネル層5における少なくともゲート絶縁膜7と接する部位での不純物濃度は1×10^17cm^-3以上となっている。 - 特許庁
This impurity diffused layer 56 is constituted, and the periphery can be surrounded by the gate electrode material layer, and a region brought into contact with a field oxide film does not exist at all.例文帳に追加
上記不純物拡散層は、周囲をゲート電極材料層で囲まれ、フィールド酸化膜と接する領域が全く存在しない。 - 特許庁
A gate G is installed in a region toward the outer periphery side face rather than slits 52 between a light incident part 50 and the slits 52 of a transparent resin substrate 24.例文帳に追加
透明樹脂基板24の、入光部50とスリット52との間でスリット52よりも外周側面寄りの領域にゲートGを設ける。 - 特許庁
To provide a configuration for preventing the interference between the floating gate electrodes of a memory cell region, suppressing variations in characteristics, and preventing a decrease in a breakdown voltage.例文帳に追加
メモリセル領域のフローティングゲート電極間の干渉防止、特性のバラツキ抑制および耐圧低下の防止を図る構成を提供する。 - 特許庁
To provide a structure or manufacturing method for improving the function of a FET or a memory which has polysilicon layers in its channel region or its floating gate.例文帳に追加
チャネル領域,浮遊ゲートにポリシリコン層を有するFET,メモりの機能を向上させるための構造あるいは製造方法を提供する。 - 特許庁
A gate electrode 9 is arranged to cover the P-type diffusion layer 5 in the region where the N-type diffusion layers 6 and 7 face each other.例文帳に追加
そして、ゲート電極9は、N型の拡散層6、7が対向する領域のP型の拡散層5上を被覆するように配置されている。 - 特許庁
The transistor 10 (first transistor) is an MOSFET; and has source regions 102, 106, a drain region 104 and a gate electrode 110.例文帳に追加
トランジスタ10(第1のトランジスタ)は、MOSFETであり、ソース領域102,106、ドレイン領域104、およびゲート電極110を有している。 - 特許庁
A reading gate 21 is installed on the n-type substrate 11 between the embedded photodiode 14 and the p-type well region 15.例文帳に追加
一方、埋め込みフォトダイオード14およびP型ウェル領域15の相互間の、N型基板11上には、読み出し用ゲート21が設けられている。 - 特許庁
At the in-corner part of a gate electrode 3c formed in L-shape, a recess 8 is provided oppositely to a rectangular region 2b.例文帳に追加
L字状に屈曲して構成されたゲート電極3cのインコーナ部に、矩形領域2bと対向するように配置されたリセス8を設ける。 - 特許庁
The multigate memory cell includes a continuous multigate channel region at the lower part of the plurality of gates in the column at a part of the gate or a charge storage place between respective gates.例文帳に追加
マルチゲートメモリセルは、ゲートの一部、または全ゲート間の電荷保存場所で、列内の複数ゲート下部に連続マルチゲートチャネル領域を含む。 - 特許庁
The metal plate 30 links the plurality of electrode pads 22a across each section (non-bonding region) where a gate finger 26 or the like is formed.例文帳に追加
この金属板30は、ゲートフィンガー26等の設けられた部分(非ボンディング領域)を跨いで、複数の電極パッド22aを連結している。 - 特許庁
To reduce a leak current that occurs in a pn-junction region between a gate and a source in a trench type junction FET using a silicon carbide substrate.例文帳に追加
炭化珪素基板を用いた接合型FETにおいて、ゲート・ソース間のpn接合領域において生じるリーク電流を低減する。 - 特許庁
The cells can be programmed to have one of a number of charge levels trapped in the gate insulator adjacent to the first source/drain region.例文帳に追加
セルは、第1のソース/ドレイン領域に隣接したゲート絶縁物にトラップされた多数の電荷レベルの1つを有するようプログラムすることができる。 - 特許庁
Side walls 32a of, for example, 38 nm in width are disposed on both sides of a gate electrode 29a of a transistor A having a small source-drain region.例文帳に追加
ソース・ドレイン領域が小さいトランジスタAのゲート電極29aの両側には例えば幅が38nmのサイドウォール32aを配置する。 - 特許庁
Each a-Si TFT 20 has an undoped amorphous silicon layer 64 over its gate region 60 and extending beyond its edges 84, 86.例文帳に追加
各a−SiTFT20は、そのゲート領域60上に、そのエッジ84、86を越えて延出する未ドープアモルファスシリコン層64を有する。 - 特許庁
To reduce manufacturing fluctuation of an impurity diffusing regions formed in both sides of a control gate forming region in a 2-bit/cell memory element.例文帳に追加
2ビット/セルのメモリ素子において、コントロールゲート形成領域の両側に形成する不純物拡散領域の製造ばらつきを低減する。 - 特許庁
Next, an impurity region 21 in higher concentration than that of the photodiode layer 16 is formed between this surface shield layer 17 and the read out gate 14.例文帳に追加
そして、このサーフェスシールド層17と読み出しゲート14との間に、フォトダイオード層16よりも高濃度な不純物領域21を形成する。 - 特許庁
In the method of manufacturing a semiconductor storage device, an impurity diffusion region is formed in the semiconductor substrate so as to be self-aligned with respect to the gate.例文帳に追加
半導体記憶装置の製造方法では、前記ゲートと自己整合的に前記半導体基板内に不純物拡散領域を形成する。 - 特許庁
The pad nitride film 22 and the pad oxide film 21 are removed so that the semiconductor substrate 20 in the active region can be exposed, and a gate oxide film 26 is formed.例文帳に追加
パッド窒化膜22とパッド酸化膜21を除去してアクティブ領域の半導体基板20を露出させ、ゲート酸化膜26を形成する。 - 特許庁
Then, a floating plate 17, which is formed at an interval to the drain region 11 and a gate electrode 14, is buried in the field oxide film 12.例文帳に追加
そして、フィールド酸化膜12に、ドレイン領域11およびゲート電極14と間隔を空けて形成されたフローティングプレート17を埋設する。 - 特許庁
The TFT is formed into an inverse-stagger structure wherein a gate electrode 11 shades a channel region 14 from the backlight of the liquid crystal display.例文帳に追加
TFTは、逆スタガ構造に形成され、ゲート電極11が液晶表示装置のバックライトからチャネル領域14を遮光している。 - 特許庁
The transistor 20 (second transistor) is also an MOSFET, and has source regions 202, 206, a drain region 204 and a gate electrode 210.例文帳に追加
トランジスタ20(第2のトランジスタ)も、MOSFETであり、ソース領域202,206、ドレイン領域204、およびゲート電極210を有している。 - 特許庁
At the ends of the n-type body region 4, there are provided the places wherein the gate electrode 7 is not adjacent to the p^+-source regions 8.例文帳に追加
更に、N型ボディ領域4の端において、ゲート電極7とP^+ソース領域8とが隣接していない箇所を有するものである。 - 特許庁
A method and an apparatus perform pulsed-wave spectral Doppler imaging at every color flow range gate location in the two-dimensional (or three-dimensional) region of interest.例文帳に追加
二次元(又は三次元)の関心領域でのカラーフロー範囲ゲート位置毎にパルス波スペクトルドップライメージングを行なうための方法及び装置。 - 特許庁
To provide a flash memory device capable of decreasing an amount of charges trapped by an oxide film between a control gate and a channel region in cycling it.例文帳に追加
サイクリングの際にコントロールゲートとチャネル領域間の酸化膜にトラップされる電荷量を減らすことが可能なフラッシュメモリ素子の提供。 - 特許庁
The assistant MOS transistor contains a second gate wiring and a second source/drain region of a second conductivity type which is opposite to the first conductivity type.例文帳に追加
アシスタンスMOSトランジスタは第2ゲート配線と、第1導電型と反対である第2導電型の第2ソース/ドレイン領域とを含む。 - 特許庁
Furthermore, in the region where contacts are formed, pad-shaped insulating layers 13 to 15 and 16 to 18 are formed under the gate electrodes 22 and 23.例文帳に追加
さらに、コンタクト部が形成された領域において、ゲート電極22,23の下にパッド状絶縁層13〜15,16〜18が形成されている。 - 特許庁
The word line 3 is connected to the first gate electrode of the memory cell transistor and extended to the semiconductor substrate 14 of a word line drawing region.例文帳に追加
ワード線3は、メモリセルトランジスタの第1ゲート電極に接続され、ワード線引き出し領域の半導体基板14上に延伸している。 - 特許庁
A pair of source and drain regions 13 is formed on the surface of the projected portion to hold the lower region of the first portion of the gate electrode.例文帳に追加
1対のソース/ドレイン領域13が、ゲート電極の第1部分の下方の領域を挟むように突出部の表面に形成される。 - 特許庁
On the surface of element region of a semiconductor substrate 101 where an STI 105 is formed, a first gate insulation film 108 is formed.例文帳に追加
STI105が形成されている半導体基板101の素子領域表面には、第1のゲート絶縁膜108が形成されている。 - 特許庁
Then, an insulating film 8 is formed from a surface of the floating gate 4 to the selected transistor region in the P^- type Si substrate 1.例文帳に追加
その後、浮遊ゲート4の表面上から、P^−型Si基板1のうち、選択トランジスタ領域上に至って、絶縁膜8を形成する。 - 特許庁
The P-type semiconductor region and the N-type semiconductor regions of the PN junction (106) of the gate electrode are electrically insulated from each other.例文帳に追加
この際、ゲート電極のPN接合部(106)のP型半導体領域とN型半導体領域とが電気的に絶縁されている。 - 特許庁
The total area S of the region opposed to the gate electrode 74 of the TFT element 7 of each polysilicon layer 71 is 3,000 μm^2 or less.例文帳に追加
各ポリシリコン層71のうちTFT素子7のゲート電極74と対向する領域の合計面積Sは3000μm^2以下である。 - 特許庁
A gate electrode layer 18 provided on a semiconductor substrate 16 with an insulating film in between comprises a hole 20 through which the source region 15 is exposed.例文帳に追加
半導体基板16上に絶縁膜を介して設けられたゲート電極層18は、ソース領域15が露出する孔20を備える。 - 特許庁
To provide a FinFET including a gate electrode formed so as to cover a channel region of a semiconductor fin, and to provide a method of manufacturing the same.例文帳に追加
半導体フィンのチャネル領域を覆って形成されたゲート電極を含むfinFETおよびその製作方法を提供すること。 - 特許庁
A first clock gate (208) forming a clocked barrier region wherein charges are not stored, is coupled to a first clock input (209).例文帳に追加
電荷を蓄積しないクロック式障壁領域を形成する第1のクロック・ゲート(208)は第1のクロック信号入力(209)につながれる。 - 特許庁
The gate insulation film of a pixel TFT is constituted of two layers of insulation films 113 and 118 as well and the LDD region is provided on both source and drain.例文帳に追加
画素TFTのゲート絶縁膜も2層の絶縁膜113,118で構成し、ソース・ドレインの双方にLDD領域を設ける。 - 特許庁
The driving chip is arranged on the display substrate in the second peripheral region adjacent to the second terminal part on the opposite side to the first terminal part of the gate line.例文帳に追加
駆動チップは、ゲートラインの第1端部に対して反対側の第2端部と隣接した第2周辺領域で表示基板に配置される。 - 特許庁
Consequently, the parasitic capacitance between the gate electrode 13 and a source/drain region including wiring can be reduced and the transistor element can operate at a high speed.例文帳に追加
ゲート電極と配線を含むソース/ドレイン領域との間の寄生容量を低減することができ素子の高速動作が可能となる。 - 特許庁
First and second semiconductor regions FD1, FD2 accumulate charge flowing into a region directly below the respective gate electrodes TX1, TX2.例文帳に追加
第1及び第2半導体領域FD1,FD2は、各ゲート電極TX1,TX2の直下の領域に流れ込む電荷を蓄積する。 - 特許庁
A channel doped layer 15c is formed on the surface of a p-type well region 15, and a gate electrode 19 is formed on the channel doped layer 15c via an insulating film 18.例文帳に追加
p型ウェル層15の表層にチャネルドープ層15cを形成し、この上に絶縁膜18を介してゲート電極19を形成する。 - 特許庁
The semiconductor device further includes a source/drain located below the upper surface of the semiconductor substrate 110 and adjacently to a channel region 145 under the gate.例文帳に追加
半導体デバイスは、半導体基板110の上面の下方に位置し、ゲート下のチャネル領域145に隣接するソース/ドレインをさらに含む。 - 特許庁
A first drain region 5 is formed by implanting n-type ions obliquely to the silicon substrate 1 by using the gate electrode 3 for a mask.例文帳に追加
ゲート電極3をマスクとして、n型のイオンをシリコン基板1に対して斜め方向から注入して、第1のドレイン領域5を形成する。 - 特許庁
A diffusion layer S/D for use as a source or drain region is formed in the semiconductor substrate 11 corresponding to both sides of the floating gate FG.例文帳に追加
浮遊ゲートFGの両側に対応する半導体基板11内にソース又はドレイン領域としての拡散層S/Dが形成されている。 - 特許庁
Specifically, the concentration of nitrogen is gradient in the oxide semiconductor layer and a region containing much nitrogen is provided for the interface with the gate insulation layer.例文帳に追加
具体的には酸化物半導体層に窒素の濃度勾配を作り、窒素を多く含む領域をゲート絶縁層との界面に設ける。 - 特許庁
例文 (999件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると
|
ログイン |
Weblio会員(無料)になると
|