「connection layer」に関連した英語例文の一覧と使い方(57ページ目) - Weblio英語例文検索

In a solid oxide fuel cell, between an air electrode 101 and a separator 105, there is disposed a connection layer 106 composed of a metallic oxide particles 161 consisted of a conductive metallic oxide, such as lanthanum nickel ferrite (La(Ni,Fe)O_3:LNF), and metallic particles 162, such as platinum.例文帳に追加

空気極１０１とセパレータ１０５との間に、ランタンニッケルフェライト（Ｌａ（Ｎｉ，Ｆｅ）Ｏ_3：ＬＮＦ）などの導電性を有する金属酸化物からなる金属酸化物微粒子１６１と白金などの金属微粒子１６２とから構成された接続層１０６を設ける。 - 特許庁

In a static electricity destruction coping method of the thin substrate fixing jig, a GND connection electrode is brought into contact with the conductive weak adhesive layer when the thin substrate is peeled off for suppressing static electricity generated, when the thin substrate is brought into contact with the thin substrate fixing jig where the conductive weak adhesive layer is formed on one face of the plate or when they are peeled.例文帳に追加

本発明の薄型基板用固定治具の静電気破壊対処方法は、平板の片面に導電性弱粘着性層を形成した薄型基板用固定治具から薄型基板を接触あるいは剥離する際発生する静電気を抑制するために、薄型基板を剥離する際に前記導電性弱粘着性層にＧＮＤ接続用電極を接触させることを特徴とする - 特許庁

The method for manufacturing a printed wiring board with a via hole for interlayer connection includes a process of making a barrier metal layer at least on the front side of the wiring circuit and/or the metal foil formed on the outer layer of an insulator substrate to prevent the wiring circuit and/or the metal foil from being etched by etching treatment during a following circuit formation process in the via hole.例文帳に追加

層間接続用のビアホールを備えたプリント配線板の製造方法であって、当該ビアホール形成のためのめっき処理工程前に、少なくとも絶縁基板の外層に形成された配線回路及び／又は金属箔の表側面に、後のビアホール部の回路形成の際のエッチング処理により当該外層配線回路及び／又は金属箔がエッチングされることを防止するバリア金属層を設ける。 - 特許庁

The multilayer printed circuit board with two or more wiring layers is characterized by the fact that it is equipped with one connecting means by an interlayer connecting material 23 formed of conductive paste and the other connecting means by a plating layer 26 as two electrical connection means, which penetrate through an electrical insulating base material 22 formed between first and second wiring layers from the outermost layer of the board.例文帳に追加

複数の配線層を有する多層プリント配線基板において、基板最外層から１層目と２層目の配線層の間に形成された電気絶縁性基材２２を貫通する電気的接続手段として、導電性ペーストからなる層間接続材料２３による接続手段とめっき層２６による接続手段の両方の手段を有することを特徴とする多層プリント配線基板２７である。 - 特許庁

An electric connection device for circuitry units for electrically connecting two independent circuitry units having circuit structural parts 10, 11 includes an elastic conductive shaft 1 having an elastic conductor layer 1a and an insulator layer 1b alternately arranged on the surface in the axial direction and a thrusting means for thrusting the circuitry parts 10, 11 of the circuitry units against the elastic conductive shaft 1.例文帳に追加

回路構成部品１０、１１を有する各々独立した２つの回路構成ユニット２、３を電気的に接続する回路構成ユニットの電気的接続装置であって、表面に、弾性導電体層１ａと、絶縁体層１ｂとを軸方向に交互に配置した弾性導電シャフト１と、各々の回路構成ユニット２、３の回路構成部品１０、１１を、弾性導電シャフト１に押圧するための押圧手段を有する。 - 特許庁

To carry out a desired circuit connection in a subsequent wiring forming step and enhance a yield of a semiconductor product in such a manner that, even when a finished dimension of a wiring layer or a diffusion layer fluctuates because of exposure variations and etching variations in a production process, a characteristic fluctuation of a transistor because of its fluctuation is corrected or a decrease in an operating allowance of an internal circuit is prevented.例文帳に追加

製造プロセスでの露光ばらつき、エッチングばらつきによって配線層あるいは拡散層の仕上がり寸法が変動した場合でも、その変動によるトランジスタの特性変動を補正する、あるいは内部回路の動作余裕の減少を防止するように、以後の配線形成工程で所望の回路接続を行うことができ、半導体製品の歩留まりを向上させることができる。 - 特許庁

A conductor layer provided to the top of the side wall has a 1st terminal for external connection on an outside bottom surface of the container body and a 2nd terminal for external connection formed on at least one outside flank of the container body.例文帳に追加

容器体の凹部に圧電振動素子が搭載されており、この容器体の側壁頂部には容器体の開口部を覆う矩形状の蓋体が配置されており、この蓋体と側壁頂部に設けた導体層とを固着し、容器体内の圧電振動素子を気密封止している圧電デバイスにおいて、容器体の外側底面に第１の外部接続用端子を有し、且つ容器体の少なくとも一つの外側側面に第２の外部接続用端子が形成されていること。 - 特許庁

The optical sensor has an MQW structure formed such that a plurality of GaAs layers 22 having quantum well potentials and a plurality of AlGaAs layers 23 having potential barriers against quantum wells are alternately grown on an n-GaAs layer 21 and an n-GaAs layer 24 for ensuring a good connection to In bumps 15 is formed as an uppermost layer.例文帳に追加

本発明の光検知装置におけるＭＱＷ構造は、ｎ−ＧａＡｓ層２１上に量子井戸ポテンシャルを有するＧａＡｓ層２２と量子井戸に対するポテンシャルの障壁を有するＡｌＧａＡｓ層２３とを交互に複数積層成長させ、最上層にＩｎバンプ１５との良好な接続を確保するためのｎ−ＧａＡｓ層２４が形成されてなり、各ＡｌＧａＡｓ層２３には、ＧａＡｓ層２２から見たＧａＡｓ基板１１側の界面に選択的にｎ^+型不純物２５、一般的にＳｉが選択的にドーピングされている。 - 特許庁

Of a plurality of diffused layer regions 2 and 3 formed within a semiconductor device 10, the region 2 has impurity concentration higher than that of the other region 3, and the sectional area of a first contact wiring layer 4 for connection to the region 2 having the higher impurity concentration is arranged to be larger than that of a second contact wiring layer 5.例文帳に追加

半導体装置内に形成された複数の拡散層領域２、３の内の少なくとも一部の拡散層領域２に於ける不純物濃度が、その他の部分に於ける拡散層領域３に於ける不純物濃度よりも高くなる様に構成されており、且つ当該不純物濃度の高い拡散層領域２に接続される第１のコンタクト配線４の断面積が、当該不純物濃度の低い拡散層領域３に接続される第２のコンタクト配線５の断面積よりも大きくなる様に構成されている半導体装置１０。 - 特許庁

In the semiconductor device having a circuit formed of a plurality of thin film transistors 100, a gate interconnect line 22 connected commonly with a plurality of thin film transistors 100 is divided and the divided gate interconnect lines 22 are connected electrically through a connection interconnect line 29 arranged on an upper layer of the gate interconnect line 22.例文帳に追加

複数の薄膜トランジスタ１００により回路が形成された半導体装置であって、複数の薄膜トランジスタ１００に共通接続されたゲート配線２２が分割されており、分割されたゲート配線２２同士が、ゲート配線２２よりも上層に配置された接続配線２９により電気的に接続されている。 - 特許庁

To provide a method and a window for shielding the electromagnetic wave which can conduct a conductive shield layer outside without any connection structure, and an electronic circuit board working machine having the electromagnetic wave shielding window, to reduce the manufacturing man-hours and the manufacturing cost, and to ensure the consistent electromagnetic wave shield effect for a long time.例文帳に追加

接続構造を必要とせずに、導電性シールド層を外部へ導通させることができる電磁波シールド方法及び電磁波シールド窓、並びに電磁波シールド窓を備えた電子回路基板加工機を提供し、製造工数、製造コストの削減、及び長期にわたる安定した電磁波シールド効果の確保を図る。 - 特許庁

A common conductive film deposited on the second insulating film 5 is worked so that a second wiring layer 6 that includes an electrode pattern 6a to be used for electric connection with the outside and the coating pattern 6b, arranged directly above the fuse sections 11a and 11b, can be formed on the second insulating film 5.例文帳に追加

第２の絶縁膜５上には、第２の絶縁膜５上に堆積された共通の導電膜を加工することにより、外部との電気的な接続に用いられる電極パターン６ａ、およびヒューズ部１１ａ、１１ｂの直上に配設された被覆パターン６ｂを含む第２の配線層６が形成される。 - 特許庁

The protection layers 3 are laminated on the semiconductor chip 1 to cover an electrode pad 2, a top of the interlayer connection body 4 is connected to the electrode pad 2, and the wiring 5 is arranged on a surface opposite to a surface covering the electrode pad 2 of the protection layer 3.例文帳に追加

保護層３は、半導体チップ１に積層されて電極パッド２を覆うとともに、層間接続体４は、その先端が電極パッド２と接続され、且つ配線５は、保護層３の電極パッド２を覆う面とは反対側の面に配設されてなることを特徴とする半導体装置のパッケージ構造。 - 特許庁

The capacitor electrodes 10a and 10b connected to the connection part 7 of the inductors with each other are interposed in the same layer between input side capacitor electrodes 8a and 8b to be connected to an input terminal electrode 2 and output side capacitor electrodes 9a and 9b to be connected to an output terminal electrode 3.例文帳に追加

また、入力端子電極２に接続される入力側コンデンサ電極８ａ、８ｂと、出力端子電極３に接続される出力側コンデンサ電極９ａ、９ｂとの間に、インダクタ同士の接続部７に接続されたコンデンサ電極１０ａ、１０ｂを同層において介在させる。 - 特許庁

The battery pack structured of a plurality of unit cells is made up by connecting the unit cells with each other by connection terminals each made by forming a plated layer having at least a metal of either Sn or Ni on a surface of a base material made of a Cu alloy.例文帳に追加

複数の単電池から構成される組電池であって、Ｃｕ合金からなる基材の表面にＳｎおよびＮｉの少なくとも一方の金属を有するメッキ層が形成されてなる接続端子によって、前記単電池同士が接続されてなることを特徴とする組電池により、前記課題を解決する。 - 特許庁

An insulating film having an opening is provided below a region of the Schottky barrier diode where at least an external connection means is fixed, to form a Schottky metal layer, and the diode characteristics are prevented from deteriorating owing to the mechanical damage when the anode electrode made of, for example, aluminum and an aluminum wire are connected to each other.例文帳に追加

ショットキーバリアダイオードの少なくとも外部接続手段を固着する領域の下方に開口部を有する絶縁膜を設けショットキー金属層を形成し、例えばアルミニウムからなるアノード電極とアルミニウムワイヤの接合時の機械的ダメージによるダイオード特性の劣化を防止することができる。 - 特許庁

Then, the masks 20 are removed in (d), copper is plated on the surface of the intermediate copper plated layer 21 by performing a second plating process, copper is plated in a thin film form on the part, corresponding to a connection edge part 14a on the surface of the conductor pattern 12, and a copper plated electrode 14 is formed in (e).例文帳に追加

次に、マスク２０を除去し（ｄ）、第２のめっき工程を実行することにより、中間銅めっき層２１の表面に更に銅めっきを形成すると共に、導体パターン１２の表面のうち接続端部１４ａに対応した部分に銅めっきを薄膜状に形成し、銅めっき電極１４を形成する（ｅ）。 - 特許庁

In the storage shelf 10 of regular size containers, a plurality of box groups 16 in which rectangular boxes 12 having lids are stacked in a multiple layer and integrally fixed are integrally fixed by connecting upper ends of the adjacent box groups 16 by a connection bar 18.例文帳に追加

定型容器の格納棚１０は、矩形の有蓋ボックス１２が多段に積層された状態で一体に固定されたボックス集合体１６が、隣接するボックス集合体１６の上端部同士が連結杆１８によって連結されて、複数のボックス集合体１６が一体に固定されてなるものである。 - 特許庁

Upon detecting a connection recognition signal from an output of a differential input terminal 110, a first detection circuit 130 outputs a first control signal ctr1 for allowing an upper layer to output a power supply control signal ctr0 for turning on a power supply of each of a receiver circuit 120 and a recovery conversion circuit 122.例文帳に追加

第１の検出回路１３０は、差動入力端子１１０の出力から接続認識信号を検出したときに、レシーバー回路１２０とリカバリ変換回路１２２の電源をオンする電源制御信号ｃｔｒ０を上位層に出させるための第１の制御信号ｃｔｒ１を出力する。 - 特許庁

The conductive connection sheet 1 comprises a laminate including resin composition layers 11, 13 and a metal layer 12, wherein the resin composition layers 11, 13 each have a water absorption rate of >0.0% to ≤1.2% before being cured and a water absorption rate of >0.0% to ≤2.5% after being cured.例文帳に追加

本発明の導電接続シート１は、樹脂組成物層１１、１３と金属層１２とを備える積層体により構成されるものであり、樹脂組成物層１１、１３の硬化前の吸水率が０．０％超、１．２％以下であり、かつ硬化後の吸水率が０．０％超、２．５％以下であることを特徴とする。 - 特許庁

The adhesive tape for semiconductor wafer processing includes at least an adhesive layer for circuit member connection laminated on a base film, and has a width which is ≥3 mm larger, per one side, than the width of the semiconductor wafer on which the adhesive tape is stuck on each side, and is wound in a roll shape to the width.例文帳に追加

基材フィルム上に少なくとも回路部材接続用接着剤層が積層された半導体ウエハ加工用接着テープであって、該接着テープの幅が、該接着テープを貼り付ける半導体ウエハの幅に対して片側あたり３ｍｍ以上大きく、このテープ幅でロール状に巻かれた半導体ウエハ加工用接着テープ。 - 特許庁

When receiving a neighboring request message which is transmitted from a violation terminal 120 and whose target is neither a patch server 140 nor a policy manager 150, the unauthorized connection prevention device 100 also returns a message that a link layer address to the target is changed to an unjust one to the transmission source of the received neighboring request message.例文帳に追加

また、不正接続防止装置１００は、違反端末１２０から送信され、目標がパッチサーバ１４０とポリシーマネージャ１５０のどちらでもない近隣要請メッセージを受信すると、受信した近隣要請メッセージの送信元に、目標に対するリンク層アドレスを偽りのものに変更する旨を返信する。 - 特許庁

Disclosed is an arrangement device comprising one power semiconductor module 5 and a transport packaging 2, wherein the power semiconductor module has a base element 40, a housing and connection elements while the transport packaging has a cover layer 10 embodied in a planar fashion, a cover film 30 and one trough-like plastic molded body 80 per power semiconductor module.例文帳に追加

パワー半導体モジュール５と輸送包装２を備えて構成される配列装置であって、パワー半導体モジュールがベース要素４０と、ハウジングと、接続要素とを有し、輸送包装が、平面的に構成されたカバー層１０と、カバーフィルム３０と、パワー半導体モジュール毎に溝状プラスチック成形体８０とを有する。 - 特許庁

A wiring circuit board includes the metal support substrate 30, a first insulating layer 21 arranged on the metal support substrate 30 and provided with a through-hole 21a, and a conductor pattern 10 for conductive connection arranged in a predetermined pattern and formed in contact with the metal support substrate 30 in the through-hole 21a.例文帳に追加

配線回路基板は、金属支持基板３０と、金属支持基板３０上に配置され、貫通孔２１ａが設けられた第一絶縁層２１と、所定のパターンで配置されるとともに貫通孔２１ａ内で金属支持基板３０に接触するように形成された導電接続用の導体パターン１０と、を備えている。 - 特許庁

To provide a semiconductor device typified by a display device having more excellent display quality, in which parasitic resistance generated in a connection portion between a semiconductor layer and an electrode is suppressed and adverse effects such as voltage drop, a defect in signal writing to a pixel, a defect in grayscale, and the like due to wiring resistance are prevented.例文帳に追加

半導体層と電極の接続部に生じる寄生抵抗を抑制し、配線抵抗による電圧降下の影響や画素への信号書き込み不良や階調不良などを防止し、より表示品質の良い表示装置を代表とする半導体装置を提供することを課題の一つとする - 特許庁

A cut part 21a where burrs formed during injection molding are removed is provided by cutting a skin layer 22 at a section corresponding to a connection pipe insertion direction lower side on an inner bottom surface of a seal ring fitting groove 21 of an inner tube 2 injection molded as one unit with a glass fiber reinforced plastic joint body 1 as shown by a broken line.例文帳に追加

ガラス繊維強化プラスチック製の継手本体１と一体に射出成形された内筒２のシールリング嵌合溝２１の内底表面における接続管差込み方向下手側に対応する箇所のスキン層２２は破線で示すごとく切削して射出成形時に生じたバリを取除いた切削部２１ａを設ける。 - 特許庁

The light-reflective conductive particle for this anisotropic conductive adhesive used for subjecting a light-emitting element to anisotropic conductive connection to a wiring board is formed with: a core particle coated with a metal material; and a light-reflective layer located on a surface thereof and formed of light-reflective inorganic particles each having a refractive index of ≥1.52.例文帳に追加

発光素子を配線板に異方性導電接続するために使用する異方性導電接着剤用の光反射性導電粒子は、金属材料で被覆されているコア粒子と、その表面に屈折率が１．５２以上の光反射性無機粒子から形成された光反射層とから構成される。 - 特許庁

To provide a method for manufacturing a module having a built-in component which can sufficiently expose a terminal electrode of a surface mounting component in an insulating resin layer without damaging the electrode without largely depending on the irradiation amount of a laser beam, and can unfailingly connect an interlayer connection conductor to the terminal electrode of the surface mounting component.例文帳に追加

レーザー光の照射量に大きく依存することなく、表面実装型部品の端子電極を傷つけることなく絶縁樹脂層において十分に露出させて、層間接続導体と表面実装型部品の端子電極を確実に接続することができる部品内蔵モジュールの製造方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit for performing video and audio signal processing by receiving data from a recording medium capable of seamless connection, with stream data arranged before a long jump originating point such as a layer boundary as a forward playitem, and with stream data arranged after the long jump originating point as a backward playitem.例文帳に追加

層境界等のロングジャンプ発生点の前に配置されたストリームデータを前方プレイアイテムとし、ロングジャンプ発生点の後に配置されたストリームデータを後方プレイアイテムとしたシームレス接続が可能な記録媒からデータを受信し映像・音声信号処理を行う半導体集積回路を提供する。 - 特許庁

By applying compression loads in an X direction while heating it under the temperature condition of softening the base material 12 and forming a resin layer 12a, the flexible wiring board is attained where the connection terminal 10A having the terminals 11a1 and 11f1 higher than the other terminals 11b, 11c, 11d and 11e is formed.例文帳に追加

基材１２が軟化する温度条件で加熱しながらＸ方向に圧縮荷重を加え、樹脂層１２ａを形成することにより、他の端子１１ｂ、１１ｃ、１１ｄ、１１ｅに比べて高さの高い端子１１ａ１、１１ｆ１を有する接続端子部１０Ａが形成されたフレキシブル配線板とする。 - 特許庁

To provide a construction method of a heated floor capable of laying a connection pipe for connecting a hot medium inlet/outlet port of a fluid pipe incorporated in a mat layer and a hot medium heat source machine depending on their positional relation by freely adjusting their positions and directions, and minimizing the number of necessary components.例文帳に追加

マット層に組み込まれた流体配管の温媒出入口と温媒熱源機との位置関係に合わせて、これらを連絡する連絡管を、その位置、方向を自由に調整しながら敷設できるとともに、必要とする部材数を最小限に留めることができる暖房床の施工方法を提供する。 - 特許庁

A chip type solid electrolytic capacitor 20 is formed by fusion-jointing a high temperature solder 11 arranged between a positive electrode side connection terminal surface 4a of a positive electrode terminal 14 and a support member 3, using laser radiation through an light absorbing layer 10 provided on the surface where a positive electrode lead 2 of the support member 3 is connected.例文帳に追加

チップ型固体電解コンデンサ２０は、陽極端子１４の陽極側接続端子面４ａと支持部材３との間に配置した高温はんだ１１を支持部材３の陽極リード２が接続される面に設けた光吸収層１０を介してレーザー照射によって溶融接合して形成される。 - 特許庁

To provide a conductive paste composition for filling a via hole which a via hole is filled with by a usual printing method, is preferable for reduction of environmental load because it is lead-free, has no defect on the via hole after laminating on a multi-layer substrate, has high connection reliability, and remarkably reduces a resistance value.例文帳に追加

通常の印刷手法によってビアホールに充填でき、非鉛なので環境負荷低減の点から好ましく、また、多層配線基板に積層後におけるビアホールに欠陥がなく、接続信頼性が高く、抵抗値を非常に小さくできる、ビアホール充填用導電性ペースト組成物を提供する。 - 特許庁

Conductive paste with low rigidity and a high volume resistivity is coated over the conduction path 20 and the surface of the electrode layer 16 at both sides of the conductive path 20 respectively or in a way of traversing the conductive path 20 to form second conductive connection parts 24, 26, and 28.例文帳に追加

このような導電路２０の上から、該導電路２０上と前記電極層１６の表面にわたって、前記導電路２０の両側にそれぞれ，あるいは、該導電路２０を横切るように、剛性が低く、体積抵抗率が高い導電ペーストを塗布し、第２の導電接続部２４（ないし２６，２８）を形成する。 - 特許庁

An opening is provided to a part of the light blocking film 12 deposited on the circuit element to serve as a cross wiring section 16, a cross electrode 18 is formed of a wiring layer at the same level with the light blocking film 12, and a cross wiring consisting of first electrode wirings 17a and 17c and an electrode wiring 17b can be realized by an interlayer connection.例文帳に追加

回路素子部１５の遮光膜１２の一部を開口して交差配線部１６とし、遮光膜１２と同じレベルの配線層で交差電極１８を形成し、層間接続により第１層目の電極配線１７ａ、１７ｃと電極配線１７ｂとのクロス配線を実現する。 - 特許庁

To provide an optical wiring board that has an effective multi-channel cross connection structure, by installing input optical wiring and output optical wiring of N channels in two upper and lower layers regardless of the number of channels and by connecting one-to-one optical wires with layers made to differ from each other in the respective places of an inter-layer transition part.例文帳に追加

Ｎチャンネルの入力光配線と出力光配線とをチャンネル数に依存せずに上下２層に敷設し、層間移行部の夫々の個所において１対１の光配線同士で層を違えて接続し、有効な多チャンネルのクロスコネクト構造を有する光配線基板を提供する。 - 特許庁

To provide a flat panel display device which has a driving IC chip 2 and a flexible printed circuit (FPC) 3 mounted on a display panel 1, and to provide a wiring structure for inspection by which the electric conductivity at a connection place through an anisotropic conductive layer can directly and easily be measured without adding any extra circuit portion.例文帳に追加

駆動用ＩＣチップ２及びフレキシブル配線(ＦＰＣ)３を表示パネル１に実装した平面表示装置、及びこのための検査用配線構造において、別個の回路部分を付加することなく、異方性導電層による接続箇所の電気伝導度を直接かつ容易に測定できるものを提供する。 - 特許庁

It comprises a girth (a horizontal material) 22 laid along the outer periphery of a housing 1 in the horizontal direction and a lateral wood bar 55 extending in the longitudinal direction of the girth, driven into the side face of the girth 22 with metal nails (connection fittings) 53 and extending perpendicular to heat insulating layer portions 15a, 15b.例文帳に追加

住宅１の外周に沿って水平方向に置かれる胴差し（横架材）２２と、この胴差しの長手方向に連続して延びて胴差し２２の側面に金釘（連結金具）５３で打付けられるとともに断熱層部分１５ａ，１５ｂに対して上下方向に連続する横桟木５５とを備える。 - 特許庁

To obtain a wiring board with a built-in electric element in an insulating substrate, wherein a semiconductor element or the like can be flip-chip mounted on the surface of the substrate, connection reliability of the built-in electric element and a wiring circuit layer provided in a wiring substrate is excellent, and a function of the electric element is not damaged.例文帳に追加

絶縁基板内部に電気素子を内蔵してなる配線基板において、基板表面に半導体素子などをフリップチップ実装可能であって、内蔵された電気素子と配線基板に設けられた配線回路層との接続信頼性に優れ、電気素子による機能を損なわない電気素子内蔵配線基板を得る。 - 特許庁

By exposing the back side of a sealing layer by shaving off the metal band 2, the back sides of the die pad portion 3 and the terminal portion 4 can be easily separated from each other, and a semiconductor package of one-side sealing type which enables good connection to a mounting board by the back side of the terminal portion 4 can be obtained.例文帳に追加

金属帯２を削り取って封止層の裏面を露出させることにより、ダイパッド部３と端子部４の各裏面の間を容易に離間させることができ、端子部４の裏面による実装基板への接続を良好なものとした片面封止型の半導体パッケージを得ることができる。 - 特許庁

To provide a lead wire for connection improvable in heat resistance, voltage withstanding characteristics, flexibility at a low temperature, mechanical strength and other characteristics through improvement of the structure of an insulating body and a sheath layer, suitable, for instance, for a lead wire of a discharge lamp such as a metal halide lamp as a light source for a vehicular lighting device.例文帳に追加

絶縁体やシース層の構成を改良することにより、耐熱性、耐電圧特性、低温時における可とう性、機械的強度などの特性を向上させることが可能な、例えば、車輌用灯具の光源であるメタルハライドランプ等の放電ランプのリード線として好適な接続用リード線を提供すること。 - 特許庁

When any request relating to a second mobility management process and issued by an upper layer is received after the request relating to the first procedure is transmitted and before the acceptance message is received, a maintaining request to maintain the connection is transmitted to the node in response to the acceptance message.例文帳に追加

第１の処理に関する要求が送信された後であって承認メッセージが受信される前に、第２の移動管理処理に関する上位のレイヤーによって発行された何らかの要求が受信された場合、承認メッセージに対する応答として、接続を維持する維持要求がノードへ送信される。 - 特許庁

When a wiring trench 113 or a wiring trench and a connection hole are formed in an insulating film, in a forming process of a multilayer wiring having a metal wiring of copper or copper alloy, an edge cut region formed in a photoresist 105 for etching an upper layer insulating film 104 is shifted to the outer side of the insulating film 104.例文帳に追加

銅又は銅合金の金属配線を有する多層配線の形成工程において、絶縁膜に配線溝１１３もしくは配線溝及び接続孔をエッチング形成する際に、上層の絶縁膜１０４のエッチング用のフォトレジスト１０５に形成されたエッジカット領域を絶縁膜１０４の外側にずらす。 - 特許庁

The grounding patterns 140, 141 are fitted between first and second contact connecting pads 123, 133 and the grounding layer 122, and an impedance at a solder connection part (a section 80) to the first and the second contact connecting pads 123, 133 is matched to 100 Ω.例文帳に追加

インピーダンス整合用グランドパターン１４０、１４１は、夫々第１、第２のコンタクト接続用パッド１２３、１３３とグランド層１２２との間に設けてあり、第１、第２の信号コンタクト１３、１４の第１、第２のコンタクト接続用パッド１２３、１３３への半田付け接続部分（区間８０）のインピーダンスを１００Ωに整合させる。 - 特許庁

The VSS power supply line is connected to a CMOS type SRAM cell through an island-shaped VSS pattern formed by the wiring layer just below the VSS power supply line, and connection of the VSS power supply line to the island-shaped VSS pattern is attained by arrangement of a plurality of via parts per island-shaped VSS pattern.例文帳に追加

ＶＳＳ電源配線は、ＶＳＳ電源配線より１層下の配線層で形成された島形状ＶＳＳパターンを介してＣＭＯＳ型ＳＲＡＭセルと接続されており、ＶＳＳ電源配線と島形状ＶＳＳパターンとの接続が１つの島形状ＶＳＳパターンあたり複数のビア部の配置によってなされる。 - 特許庁