「gate region」に関連した英語例文の一覧と使い方(55ページ目) - Weblio英語例文検索

In the LCD driver, an end part of the gate electrode 10b is provided over an insulating region 3 for alleviating electric field in the high withstand voltage MISFET.例文帳に追加

ＬＣＤドライバにおいて、高耐圧ＭＩＳＦＥＴでは、電界緩和用絶縁領域３上にゲート電極１０ｂの端部が乗り上げている。 - 特許庁

Thus, the crystallinity of the impurity region to be superposed with the part of the gate electrode can be recovered and the impurity element can be activated.例文帳に追加

このようにして、ゲート電極の一部と重なる不純物領域の結晶性の回復および不純物元素の活性化を行なうことを可能とする。 - 特許庁

A pair of stray gates are arranged on the gate oxide layer opposed to the stripe-shape active region while a gap is formed between the pair of selection gates.例文帳に追加

一対の浮遊ゲートはストライプ状アクティブ領域に対応するゲート酸化層上に配置され、一対の選択ゲートとの間にギャップを備える。 - 特許庁

Then, an n-type impurity is introduced into the substrate 101 by taking at least the gate electrode 111a as a mask to form an n-type extension region 113.例文帳に追加

次に、少なくともゲート電極１１１ａをマスクとして基板１０１にＮ型不純物を導入し、Ｎ型イクステンション領域１１３を形成する。 - 特許庁

After gate voltage of the memory transistor of the selected word line reaches the program voltage, ground voltage is supplied to the channel region of the string.例文帳に追加

前記選択されたワードラインのメモリセルトランジスタのゲート電圧が前記プログラム電圧に到達した後、前記ストリングのチャンネル領域に接地電圧に供給される。 - 特許庁

To reduce the area of a nonvolatile memory region, relating to a semiconductor device which has a nonvolatile memory cell including a charge storage part in a gate insulating film.例文帳に追加

ゲート絶縁膜中に電荷蓄積部を含む不揮発性メモリセルを有する半導体装置において、不揮発性メモリ領域の面積を縮小する。 - 特許庁

When forming a silicon oxide film 108 used as a first gate insulating film, a low leak MOSFET active region is covered with a protective insulating film 105.例文帳に追加

第１のゲート絶縁膜となるシリコン酸化膜１０８を形成する際に、低リークＭＯＳＦＥＴ活性領域を保護絶縁膜１０５によって覆う。 - 特許庁

In a pixel matrix part, that is a display region MXR, gate lines GL (G1 to Gn) and drain lines DL (D1 to Dm) are disposed so as to cross each other.例文帳に追加

画素マトリクス部すなわち表示領域ＭＸＲは、ゲート線ＧＬ（Ｇ１，Ｇ２，・・・・Ｇｎ）と、ドレイン線ＤＬ（Ｄ１，Ｄ２・・・・Ｄｍ）が交差配置されている。 - 特許庁

The first region in the first gate electrode 105 has a film thickness different from of the active regions 103a and 103b.例文帳に追加

第１のゲート電極１０５における第１の領域は、膜厚が活性領域１０３ａ、１０３ｂ上の膜厚と異なる部分を有している。 - 特許庁

A semiconductor layer is intersected with a gate line for even times to form a pair of high resistivity regions, having different dimensions from each other, which is arranged across each channel region.例文帳に追加

半導体層をゲイト線に偶数回交差させ、各チャネル領域を挟んで配置された互いに寸法の異なる一対の高抵抗領域を形成する。 - 特許庁

The capacitive insulating film in the second region 82 is thinner than a gate insulating film of a pixel TFT 180 composed of the layered films of the insulating films 118, 120.例文帳に追加

第２領域８２内の容量絶縁膜は絶縁膜１１８，１２０の積層膜で構成された画素ＴＦＴ１８０のゲート絶縁膜よりも薄い。 - 特許庁

To improve breakdown voltage of a whole element, while suppressing increase of a cell region, in a lateral high breakdown voltage semiconductor device having an insulating gate structure.例文帳に追加

絶縁ゲート構造を有する横型の高耐圧半導体装置において、セル面積の増大を抑えつつ、素子全体の耐圧を向上させること。 - 特許庁

On the passivation film 6 of an HFET, a semi-insulating film 7 connected with a drain electrode 4 is provided to cover a partial region at least between the gate-drain.例文帳に追加

ＨＦＥＴのパッシベーション膜６上に、少なくともゲート−ドレイン間の一部領域を覆いドレイン電極４に接続される半絶縁膜７を設ける。 - 特許庁

The active matrix substrate has a peripheral region with a gate driver 21 (a second electrical circuit) and a source driver 22 (a first electrical circuit).例文帳に追加

本発明のアクティブマトリクス基板は、ゲートドライバ２１（第２の電気回路）およびソースドライバ２２（第１の電気回路）が設けられた周辺領域を有している。 - 特許庁

Contact holes 25 and 26 and a dummy hole 27 are formed by dry-etching in a gate insulating film and an interlayer insulating film positioned in the non-display region 9 of an array substrate 3.例文帳に追加

アレイ基板３の非表示領域９に位置するゲート絶縁膜および層間絶縁膜に、コンタクトホール25，26と、ダミーホール27とをドライエッチングにより形成する。 - 特許庁

To provide a fine semiconductor device wherein the given controllability of its gate electrode to the potential of its channel region is improved and it can perform an enough high-speed operation.例文帳に追加

チャネル領域の電位に対するゲート電極の制御性を高めると共に、十分な高速動作の可能な微細半導体装置を提供する。 - 特許庁

A first silicon oxide film, a silicon nitride film, and a second silicon oxide film are deposited in this sequence from the lower side to the region including the vertical transfer channel, gate, and upper part of drain.例文帳に追加

垂直転送チャネル、ゲート、ドレイン上方を含む領域に、第１酸化シリコン膜、窒化シリコン膜、第２酸化シリコン膜を下からこの順に堆積する。 - 特許庁

Then after a conductive film is buried in the trench by forming an insulating separation film, a transistor comprising a gate, a drain, and a source is formed in the predetermined region.例文帳に追加

次に、前記トレンチに絶縁分離膜を形成して導電膜を埋め込んだ後、所定の領域にゲート、ドレイン、ソースからなるトランジスタを形成する。 - 特許庁

Further, a stress application film for applying stress to a region (channel) below the gate insulating film 2 of the semiconductor substrate 1 is positioned at least in the dug portion 6.例文帳に追加

更に、半導体基板１のゲート絶縁膜２下の領域（チャネル）に応力を付加する応力付加膜が、少なくとも掘り込み部６内に位置している。 - 特許庁

A first gate insulating film 6 is formed on a region of a semiconductor substrate 1 where an electric-charge transfer section is to be formed, and thereon a protecting film 7 is formed.例文帳に追加

先ず、半導体基板１上の電荷転送部が形成される領域に、第１のゲート絶縁膜６を形成し、その上に保護膜７を形成しておく。 - 特許庁

To provide a semiconductor device of which the surface of a semiconductor is prevented from exposed to a region contacting to a side surface at the lower end of a gate electrode.例文帳に追加

ゲート電極下端の側面に接する領域に半導体表面が露出することを防止することが可能な半導体装置を提供する。 - 特許庁

In an MOSFET 100, the trench 112 in a gate pad portion 50 and the outer circumferential portion 70 is deeper than the trench 111 in a cell region 60.例文帳に追加

ＭＯＳＦＥＴ１００においては、ゲートパッド部５０および外周部７０の溝１１２の深さは、セル領域６０の溝１１１の深さよりも大きい。 - 特許庁

To provide a simple power operation system capable of moving a lift gate at an optional position between a completely closed position and a completely opened position without obstructing a loading region.例文帳に追加

積荷領域の妨げにならずに完全閉位置及び完全開位置の任意間でリフトゲートを移動可能な簡素なパワー作動システムを提供する。 - 特許庁

On the surface of the base region 44, the gate process of the CMOS transistor of the LDD structure is used to form a base cover 50B in a closed loop-shape.例文帳に追加

ベース領域４４の表面には、ＬＤＤ構造のＣＭＯＳ型トランジスタのゲートプロセスを流用してベースカバー部５０Ｂを閉ループ状に形成する。 - 特許庁

To control centering of transistor gate electric field, which is formed in an active region divided by element isolation, around the element isolation.例文帳に追加

素子分離によって区画される活性領域において形成されるトランジスタのゲート電界が、当該素子分離の近傍での集中することを抑制する。 - 特許庁

Contact holes to an upper surface of the wafer 10 in the DRAM forming region are formed in a first interlayer insulation film 30 deposited on the gate electrode.例文帳に追加

その上に堆積した第１層間絶縁膜３０に、ＤＲＡＭ形成領域のシリコン基板１０の上面に到達するコンタクトホールが形成される。 - 特許庁

The substrate connection part 13A is formed like a square pole whose side face has an angle of 45° with respect to a boundary with a gate region 20.例文帳に追加

このとき、基板接続部１３Ａを、側面がゲート領域２０との境界線に対して４５度の角度を有する正四角柱状に形成する。 - 特許庁

To provide a method of manufacturing a top gate self-aligned polysilicon thin film transistor whereby a source-drain region is activated by only a single laser anneal to crystallize an active silicon layer 40.例文帳に追加

単一レーザーアニールだけでソース・ドレイン領域を活性化し、アクティブシリコン層４０を結晶化するトップゲートポリシリコンＴＦＴの製造方法を提供する。 - 特許庁

An N-type impurity is introduced into the substrate 101 by using at least the gate electrode 111a as a mask to form an N-type extension region 113.例文帳に追加

少なくともゲート電極１１１ａをマスクとして基板１０１にＮ型不純物を導入し、Ｎ型イクステンション領域１１３を形成する。 - 特許庁

The first stress insulating film 20A is formed so as to cover the first gate electrode 14A and applies the stress to the channel region of the first transistor.例文帳に追加

第１の応力絶縁膜２０Ａは、第１のゲート電極１４Ａを覆うように形成され、第１のトランジスタのチャネル領域に応力を加える。 - 特許庁

Thereafter, a thin film transistor is formed by using the microcrystalline semiconductor film having crystallinity enhanced on the interface to the gate insulating film as a channel formation region.例文帳に追加

次に、ゲート絶縁膜との界面における結晶性が高められた微結晶半導体膜をチャネル形成領域として用いて薄膜トランジスタを形成する。 - 特許庁

When the potential of the gate terminal Vg is lowered, the p^+ diffusion regions P1, P2 absorb a minority carrier or a hole from a channel region 4.例文帳に追加

そして、ゲート端子Ｖｇの電位を低下させたときに、ｐ^＋拡散領域Ｐ１及びＰ２がチャネル領域４からマイノリティキャリアである正孔を吸収する。 - 特許庁

To prevent the concentration of an electric field and the occurrence of leakage failure in a semiconductor device comprising a trench gate and a base region formed in an epitaxial layer.例文帳に追加

エピタキシャル層にトレンチゲートおよびベース領域を形成する構成の半導体装置において、電界集中を防ぎ、リーク不良の発生を抑える。 - 特許庁

The memory transistor TR3 is provided on the memory transistor TR2, and a gate electrode 5c is formed on the C plane of the side face of the element formation region 100.例文帳に追加

メモリトランジスタＴＲ３はメモリトランジスタＴＲ２の上部に設けられ、ゲート電極５ｃが素子形成領域１００の側面のＣ面に形成される。 - 特許庁

The charge storage part (3) includes a charge storage region that is provided on a substrate under a charge storage gate electrode (7) via an insulator film (21).例文帳に追加

電荷蓄積部（３）は、絶縁膜（２１）を介して電荷蓄積ゲート電極（７）の下の基板に設けられた電荷蓄積領域を備えているものとする。 - 特許庁

A gate insulating film 62 is formed so as to cover at least the side surface and upper corner of a predetermined part of the first semiconductor region 61.例文帳に追加

第１の半導体領域６１の所定の部分における少なくとも側面及び上部コーナーを覆うようにゲート絶縁膜６２が形成されている。 - 特許庁

When a third electrode 18 is connected to the gate region 16, the magnitude of the driving current can be controlled by voltage applied to the third electrode.例文帳に追加

ゲート領域１６に第三の電極１８を接続すると、第三の電極に印加される電圧により、駆動電流の大きさを制御することができる。 - 特許庁

Accordingly, a diffusion into the gate insulating film 3 or a channel region of impurity ions is inhibited, and the dispersion of the threshold voltage of a MISFET can be reduced.例文帳に追加

これにより、不純物イオンのゲート絶縁膜３中又はチャネル領域への拡散を抑制し、ＭＩＳＦＥＴのしきい値のばらつきを低減できる。 - 特許庁

In this thin film transistor for driving a display device, at least a part of a gate electrode 41 is formed in a region divided by a bank.例文帳に追加

表示装置の駆動のための薄膜トランジスタであって、バンクで区画された領域にゲート電極４１の少なくとも一部が形成されている。 - 特許庁

When providing the floating gate by the material whose work function is higher than the semiconductor film, n-type impurity elements are introduced to the channel forming region.例文帳に追加

浮遊ゲートとして半導体膜より仕事関数が高い材料で設ける場合には、チャネル形成領域にｎ型の不純物元素を導入する。 - 特許庁

After an n+-type region 16b of a gate electrode 11 and a Poly-Si layer 16 is formed, thermal oxidation is carried out and an oxidized film 12 is formed.例文帳に追加

ゲート電極１１及びＰｏｌｙ−Ｓｉ層１６のうちのｎ^+型領域１６ｂを形成したのち、熱酸化を施して酸化膜１２を形成する。 - 特許庁

A depletion layer extending in the direction of the gate pad portion 50 and the outer circumferential portion 70 from the cell region 60 is thereby interrupted through existence of the trench 112.例文帳に追加

そのため、溝１１２の存在によって、セル領域６０からゲートパッド部５０および外周部７０の方向へと延びる空乏層が遮断される。 - 特許庁

In the MISFET, a portion 25a formed on an element separating region of a gate electrode 5 contains an impurity that changes a lattice constant.例文帳に追加

ＭＩＳＦＥＴにおいて、ゲート電極５のうち素子分離領域の上に設けられた部分２５ａは格子定数を変化させる不純物が導入されている。 - 特許庁

A distance x (x>0) is provided between an end of a gate electrode 9 on the side of a drain layer 6 and a joint surface between a channel region 7 and the drain layer 6.例文帳に追加

ゲート電極９のドレイン層６側の端部と、チャネル領域７とドレイン層６との間の接合面との間は、距離ｘ（ｘ＞０）がとられている。 - 特許庁

In addition, two memory elements adjoining each other in the same row own jointly the diffusion region 1107 disposed in the area between the gate electrodes of the memory elements.例文帳に追加

また、同一行で隣り合う２つのメモリ素子は、この２つのメモリ素子のゲート電極間の領域に配置された拡散領域１１０７を共有している。 - 特許庁