「gate region」に関連した英語例文の一覧と使い方(56ページ目) - Weblio英語例文検索

A film thickness of the gate oxide film 172 is assumed to be a first film thickness t1 at least in a partial region on the upper side than the boundary surface B1.例文帳に追加

ゲート酸化膜１７２の膜厚は、境界面Ｂ１よりも上方側の少なくとも一部の領域において第１膜厚ｔ１とされている。 - 特許庁

To enhance reliability in a three-layer contact structure in which a gate electrode is jointed to a semiconductor region provided in a substrate through a common connection hole.例文帳に追加

ゲート電極と基板に設けられた半導体領域とを共通の接続孔で接合する３層コンタクト構造の信頼性を向上する。 - 特許庁

The light screening material line 8 has a projector 8a projecting below in a region corresponding to a transfer gate 7a in its ON state in light receiving.例文帳に追加

また、遮光材料線８は、受光時にオン状態の転送ゲート７ａに対応する領域において下方へ突出する突出部８ａを有している。 - 特許庁

To provide a thin film transistor and its structure in which the variance of a parasitic capacitance between a gate electrode and a drain region is substantially reduced.例文帳に追加

ゲート電極とドレイン領域との間の寄生容量の変動を実質的に低減させた薄膜フィルムトランジスタ、及びその構造を提供する。 - 特許庁

In one region of the N-type diffused layer 15 about a gate electrode 14, an in-cell power line 11a extending from the power terminal 11 is formed.例文帳に追加

Ｎ型拡散層１５のゲート電極１４に対する一方の領域には、電源端子１１から延びるセル内電源線１１ａが形成されている。 - 特許庁

Then, an oxide film 5 is formed over the surface of the gate electrode 4, and impurity ions are implanted for the formation of an impurity region 8a of low concentration.例文帳に追加

次に、ゲート電極４の表面を覆う酸化膜５を形成し、不純物イオンを注入して低濃度不純物領域８ａを形成する。 - 特許庁

A shielding electrode 18 biased at a predetermined potential for assuring a region for transmitting an ultraviolet ray while coating above the floating gate 13 is provided.例文帳に追加

フローティングゲート１３の上方を覆いつつ紫外線透過用の領域が確保された所定電位にバイアスされるシールド電極１８が設けられている。 - 特許庁

To provide a semiconductor device having a high-breakdown-voltage field effect transistor by alleviating an electric field concentration between a drain region and a gate electrode.例文帳に追加

ドレイン領域とゲート電極間の電界集中を緩和することにより高耐圧電界効果トランジスタを備える半導体装置を提供する。 - 特許庁

After the resist layer R1 is removed, a gate region 20A is formed to an exposed part of a diffusing layer 17 using the insulating film 18A as a mask (S4).例文帳に追加

レジスト層Ｒ１を除去したのち絶縁膜１８Ａをマスクとして拡散層１７の露出部分にゲート領域２０Ａを形成する（Ｓ４）。 - 特許庁

An element isolation layer 4, gate electrode 3, and oxide film 2 on the upper side face are formed on the surface of a silicon substrate 1, and an impurity region 8 is formed.例文帳に追加

シリコン基板１の表面に素子分離４、ゲート電極３及びその上側面の酸化膜２を形成し、不純領領域８を形成する。 - 特許庁

A silicon film 7 is formed on a high-dielectric gate insulating film 6, and only a silicon film 7 of PMOS region is nitrided to substitute an SiN film 9.例文帳に追加

高誘電率ゲート絶縁膜６上にシリコン膜７を形成し、ＰＭＯＳ領域のシリコン膜７のみを選択的に窒化してＳｉＮ膜９に置換する。 - 特許庁

A second floating gate electrode formed of a conductive material is formed to extend from a second active region to the element isolation structural body.例文帳に追加

導電材料からなる第２のフローティングゲート電極が、第２の活性領域から素子分離構造体上まで延在するように形成されている。 - 特許庁

A first floating gate electrode 30F formed of a conductive material is formed to extend from a first active region to the element isolation structural body 2.例文帳に追加

導電材料からなる第１のフローティングゲート電極が、第１の活性領域から素子分離構造体上まで延在するように形成されている。 - 特許庁

The doped guard ring includes an unmetallized portion of a gate-side second-conductivity-type-doped semiconductor region having a doping of the second conductivity type.例文帳に追加

ショットキー障壁領域は、側部を、ゲート側ドープ半導体領域及びＳＴＩ側ドープ半導体領域を含むドープ保護環により囲むことができる。 - 特許庁

To improve characteristics of a semiconductor device by introducing strain in a channel region and prevent disconnection of a gate wiring covered with a stress application film.例文帳に追加

チャネル領域に歪みを導入して半導体装置の特性を向上するとともに、応力印加膜に覆われたゲート配線の断線を防止する。 - 特許庁

The latch circuit is constituted of a dual port inverter and a dual port clocked inverter not including a transmission gate in order to narrow a strong electric field region to be formed.例文帳に追加

形成される強電界領域を狭くするために、ラッチ回路をデュアルポートインバータと、トランスミッションゲートを含まないデュアルポートクロックドインバータとから構成する。 - 特許庁

Accordingly, strain is generated in a channel region extremely under the gate electrode 8 held by the source-drain 10 in the Si layer 5, and the carrier mobility is improved.例文帳に追加

これにより、薄膜Ｓｉ層５内でソース・ドレイン１０に挟まれたゲート電極８直下のチャネル領域に歪みを発生させ、キャリア移動度を向上させる。 - 特許庁

After gate patterns are formed in the slit type openings, the trench mask patterns are removed and junction region openings for exposing the active regions are formed.例文帳に追加

スリット型開口部内にゲートパターンを形成した後に、トレンチマスクパターンを除去して活性領域を露出させる接合領域開口部を形成する。 - 特許庁

In a field-effect transistor 10, a conductive region, a source electrode 14, a drain electrode 16, and a gate electrode 18 are arranged on a substrate 12.例文帳に追加

電界効果トランジスタ１０は、基板１２の上に導電性領域、及び、ソース電極１４、ドレイン電極１６及びゲート電極１８が配置される。 - 特許庁

The surface of a gate-electrode, forming scheduled region 36 of a first compound semiconductor layer 22, is exposed and at the same time, a contact layer 32 is formed by dry etching.例文帳に追加

ドライエッチングにより、第１化合物半導体層２２のゲート電極形成予定領域３６の表面を露出するとともに、コンタクト層３２を形成する。 - 特許庁

In the pMOS region reaction between the metal layer 4 and the conductive layer 6 are suppressed, due to the barrier metal layer, and a first gate electrode G1 composed of a laminate film results.例文帳に追加

ｐＭＯＳ領域では、バリアメタル層５により金属層４と導電層６との反応が抑制され、積層膜からなる第１ゲート電極Ｇ１となる。 - 特許庁

A metal line 28 is connected to an active region 12, a gate electrode 14, and a bit line 16 through second to force metal contacts 26b-26d, respectively.例文帳に追加

メタルライン２８は第２ないし第４メタルコンタクト２６ｂ〜２６ｄを通してアクティブ領域１２、ゲート電極１４およびビットライン１６と各々連結される。 - 特許庁

After formation of an element isolation region (S2) and a p-type well (S3) in a semiconductor substrate (S3), a gate insulating film is formed on the surface of the p-type well (S4).例文帳に追加

半導体基板に素子分離領域を形成し（Ｓ２）、ｐ型ウエルを形成（Ｓ３）した後、ｐ型ウエルの表面にゲート絶縁膜を形成する（Ｓ４）。 - 特許庁

Consequently, the occurrence of the surface roughness on the top face of the gate electrode 21 and the surface of an impurity region caused when the side wall 22 is removed can be prevented efficiently unlike the conventional case.例文帳に追加

従来のようなゲート電極の上面と不純物領域のダミーサイドウォール除去に伴う表面荒れを効率よく防止することができる。 - 特許庁

By forming this buffer region 10 having no MOS structure part, increase in breaking current and reduction in the failure of a dielectric strength between a gate and an emitter are contrived.例文帳に追加

このＭＯＳ構造部がないバッファ領域１０を形成することで、遮断電流の増大とゲート／エミッタ間の絶縁耐圧不良の低減が図れる。 - 特許庁

Here, for the reduction process, a projection vertical to the gate electrode is arranged in the partial region by using a mask pattern.例文帳に追加

ここで、上記低減工程は、上記一部領域に、マスクパターンを用いて上記ゲート電極に垂直な突出部を設ける工程とすることなどができる。 - 特許庁

To obtain a MOS gate power device, which is capable of lessening resisitivity in a drain region without decreasing its necessary voltage blocking capacity.例文帳に追加

必要な電圧阻止能力を減少すること無しにドレイン領域の抵抗率を減少させることができるＭＯＳゲートパワー素子を提供する。 - 特許庁

Regions of the gate insulating film 16 that are to be on a channel region 11 and LDD regions 14, 15 of the active layer 5 constitute thick-film sections 17, which are made thicker than the thin-film sections 18.例文帳に追加

活性層５のチャネル領域11および各ＬＤＤ領域14,15となる部分上のゲート絶縁膜16を厚膜部17として薄膜部18より厚くする。 - 特許庁

The second portion 252 extends over the portion of the channel region of the controlling gate structure 250 forms a pass transistor in series in the cell.例文帳に追加

制御ゲート構造体２５０のチャネル領域の一部分にわたり延伸する第２の部分２５２が浮遊ゲート・セルに直列にパストランジスタを形成する。 - 特許庁

Subsequently, Si and Ni in the gate electrode and the source/drain region are reacted through the heat treatment process of a treatment S105 to form an NiSi layer.例文帳に追加

次に、処理Ｓ１０５の熱処理工程でゲート電極及びソース／ドレイン領域におけるＳｉとＮｉとを反応させＮｉＳｉ層を形成する。 - 特許庁

The source of the NMOS transistor Q3 is grounded, and the gate and drain of the transistor Q3 are respectively connected to the input terminal N10 and the body region of the NMOS transistor Q2.例文帳に追加

ＮＭＯＳトランジスタＱ３のソースが接地され、ゲートが入力端Ｎ１０に接続され、ドレインがＮＭＯＳトランジスタＱ２のボディ領域に接続される。 - 特許庁

The stripe part 14b is formed at a position such that a distance between a side of the column region body part 14a and a side of the gate electrode 16 is maximum.例文帳に追加

ストライプ部１４ｂは、コラム領域本体部１４ａの側面とゲート電極１６の側面との間の距離が最大となる位置に形成される。 - 特許庁

To provide a means to prevent the dielectric breakdown of a gate oxide film adjacent to a peripheral insulating film formed in the peripheral region of a carbide semiconductor device.例文帳に追加

炭化珪素半導体装置の外周領域に形成された外周絶縁膜に隣接するゲート酸化膜の絶縁破壊を防止する手段を提供する。 - 特許庁

The gate electrode is formed with an intrinsic stress determined to influence, and preferably optimize, charge carrier mobility within the channel region.例文帳に追加

ゲート電極は、チャネル領域内の電荷キャリア移動度に影響を及ぼし、好ましくは最適化するように決定される固有応力を備えて形成される。 - 特許庁

Afterward, he was granted the rank of Jusanmi (Junior Third Rank) after several positions such as a Junior Assistant Governor-General of Dazai-fu (the local government office in the Kyushu region), a Captain Gate guard, the Chief of Bureau of Palace Storehouses, and the Minister of the Sovereign's Household, but he did not have any official positions when he died. 例文帳に追加

その後、大宰府や衛門府、内蔵寮、宮内省などを務めて従三位に列したが、散位官のまま死去した。 - Wikipedia日英京都関連文書対訳コーパス

A channel formation region of a TFT with multi-gate structure is formed under wiring that is formed between adjacent pixel electrodes (or electrodes of an element).例文帳に追加

隣接する画素電極（又は素子の電極）の間に設けられた配線との下方にマルチゲート構造のＴＦＴのチャネル形成領域を設ける。 - 特許庁

Then an n-type ion implantation region n1 is formed by performing ion implantation dp01 on the principal surface s1 below the side of the memory gate insulating electrode MG1.例文帳に追加

その後、メモリゲート電極ＭＧ１の側方下部の主面ｓ１にイオン注入ｄｐ０１を施してｎ型イオン注入領域ｎ１を形成する。 - 特許庁

Then the gate electrode 5 is formed on the insulating film 4 having the nitrided region by forming a polysilicon layer or a polysilicon-germanium layer on the film 4.例文帳に追加

そして、この窒化された部分を有しているゲート絶縁膜４上に、ポリシリコン層またはポリシリコンゲルマニウム層を形成し、ゲート電極５を形成する。 - 特許庁

Thermal treatment is performed, and a metal silicide film is formed selectively above a gate electrode 103a and a high concentration source/drain region 107a.例文帳に追加

そして、熱処理を行うことにより、ゲート電極１０３ａ及び高濃度ソース・ドレイン領域１０７ａの上部に選択的に金属シリサイド膜を形成する。 - 特許庁

The voltage of the gate electrode of the region 42c is controlled before frame transfer to remove signal charges into a substrate rear surface.例文帳に追加

フレーム転送前に先行読み出し領域４２ｃのゲート電極の電圧を制御して、当該領域に蓄積された信号電荷を基板裏面に除去する。 - 特許庁

This reduces the supply of the oxygen atoms attracted from the element isolation part 2 to the region Ga1 in which the nMIS gate G for the cores is formed.例文帳に追加

これにより、コア用ｎＭＩＳのゲートＧが形成される領域Ｇａ１へ素子分離部２から引き寄せられる酸素原子の供給量を減少させる。 - 特許庁

In the semiconductor device, for example, the MOS transistor, a p-type diffusion layer 5 as a back gate region is formed on an n-type epitaxial layer 3.例文帳に追加

本発明の半導体装置、例えば、ＭＯＳトランジスタでは、Ｎ型のエピタキシャル層３には、バックゲート領域としてのＰ型の拡散層５が形成されている。 - 特許庁

Then, after B+ ions are implanted into the film 7 in a pMOSFET region Rp, the film 7 is etched into a gate configuration.例文帳に追加

次に、ｐＭＯＳＦＥＴ領域Ｒｐにおけるポリシリコン膜７に、Ｂ+ のイオン注入を行った後、ゲート形状となるようにポリシリコン膜７のエッチングを行う。 - 特許庁

At first, a first insulating film 40 is formed on the gate electrode 34 and the peripheral region thereof on one side of an SOI substrate 5.例文帳に追加

まず、ＳＯＩ基板５の一方面側においてゲート電極３４上及びゲート電極３４の周囲の領域に第１絶縁膜４０を形成する。 - 特許庁

A gate electrode is made of p^+type polysilicon, and the channel region of the SOI film is n-type while the concentration of impurities is about 3E17/cm^3 at most.例文帳に追加

ゲート電極がＰ^＋型のポリシリコンで形成され、ＳＯＩ膜のチャネル領域がＮ型であり、その不純物濃度が約３Ｅ１７／ｃｍ^３程度である。 - 特許庁